JPS60201569A - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPS60201569A JPS60201569A JP59056042A JP5604284A JPS60201569A JP S60201569 A JPS60201569 A JP S60201569A JP 59056042 A JP59056042 A JP 59056042A JP 5604284 A JP5604284 A JP 5604284A JP S60201569 A JPS60201569 A JP S60201569A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- transistors
- transistor
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタルで記録された信号を再生するディ
ジタル記録信号再生装置に係り、特に複数の積分器に共
用した定電流源から順次切り換えて積分して複数の情報
を再生する積分形ディジタル・アナログ変換器の切り換
え速度を早くするに好適な回路に関する。
ジタル記録信号再生装置に係り、特に複数の積分器に共
用した定電流源から順次切り換えて積分して複数の情報
を再生する積分形ディジタル・アナログ変換器の切り換
え速度を早くするに好適な回路に関する。
〔発明の背景ｊ
第１図にディジタル記録された信号を再生するディジタ
ル記録信号再生装置のブロック図を示す。１０１は光ま
たは磁気を用いた記録媒体、１０２は記録媒体１０１か
ら記録されている信号を光または磁気を用いて読み出す
再生ヘッド、１０５は再生ヘッド１０２によって読み出
された電気信号の波形等化を行ない、ディジタル符号に
変換するデータストローブ等の処理を行なう再生アンプ
、１０４はデ・インターリーブ、誤り検出訂正などの処
理を行なうディジタル信号処理回路、１０５はディジタ
ル信号処理回路１０４によって得られたディジタル信号
の値に応じた時間だけ定電流を流すディジタル・アナロ
グ変換電流源、１０６Ａ、Ｂはディジタル・アナログ変
換電流源１０５の出力を積分する積分器、１０７Ａ、Ｂ
は積分器１０６Ａ、Ｂの出力がディジタル値に応じたア
ナログ電圧になった後の適当なタイミングで出力を得る
リサンプル回路、１０８Ａ、Ｂはリサンプル回路のサン
プリング周期にともなう必要帯域外の信号を遮断するＬ
ＰＰ 、 １０９Ａ、Ｂは記録された情報の再生出力端
子である。
ル記録信号再生装置のブロック図を示す。１０１は光ま
たは磁気を用いた記録媒体、１０２は記録媒体１０１か
ら記録されている信号を光または磁気を用いて読み出す
再生ヘッド、１０５は再生ヘッド１０２によって読み出
された電気信号の波形等化を行ない、ディジタル符号に
変換するデータストローブ等の処理を行なう再生アンプ
、１０４はデ・インターリーブ、誤り検出訂正などの処
理を行なうディジタル信号処理回路、１０５はディジタ
ル信号処理回路１０４によって得られたディジタル信号
の値に応じた時間だけ定電流を流すディジタル・アナロ
グ変換電流源、１０６Ａ、Ｂはディジタル・アナログ変
換電流源１０５の出力を積分する積分器、１０７Ａ、Ｂ
は積分器１０６Ａ、Ｂの出力がディジタル値に応じたア
ナログ電圧になった後の適当なタイミングで出力を得る
リサンプル回路、１０８Ａ、Ｂはリサンプル回路のサン
プリング周期にともなう必要帯域外の信号を遮断するＬ
ＰＰ 、 １０９Ａ、Ｂは記録された情報の再生出力端
子である。
次に１０５および１０６ Ａ、Ｂで構成される積分方式
のディジタル・アナログ変換器（以下ＤＡＣと略す）に
ついて説明する。積分方式のＤＡＣで複数の情報を再生
するように示した例は１９８３年６月２０日付の日経エ
レクトロニクス［高速、高集積、小型チップを狙った民
生用）（イポーラＬＳｉ技術」で開示されたものであり
、第２図にブロック図を示す。１１０はディジタル・デ
ータ入力、１１１はシフトレジスタ、１１２は上位ビッ
ト側のカウンタ、１１３は下位ビット側のカウンタ、１
１４は制御回路、１１５はクロック発生回路、１１６は
上位ビット側の電流源、１１７は下位ビット側の電流源
、１１８は上位ビット側の電流源１１６を導通しゃ断す
るスイッチ、１１９は下位ビット側の電流源１１７を導
通しゃ断するスイッチ、１２ｏはスイッチ１１Ｂの後の
電流を積分する積分器を選択して切り換えるスイッチ、
１２１はスイッチ１１９の後の電流を積分する積分器を
選択して切り換えるスイッチ、１２２Ａ、Ｂは積分器を
リセットするスイッチ、１２３Ａ、Ｂは積分器をリセッ
トするためのオペアンプ、１２４Ａ、Ｂ 、 １２５Ａ
、Ｂは積分器をリセットするための抵抗、１２６Ａ、Ｂ
は積分器を構成するオペアンプ、１２７Ａ、Ｂは積分器
を構成する容量、１２８Ａ、Ｂはディジタル・データを
アナログ値に変換した後次段に信号を出力するためのり
サプル回路を構成するスイッチ、１２９Ａ、Ｂはリサン
プル回路を構成するオペアンプである。
のディジタル・アナログ変換器（以下ＤＡＣと略す）に
ついて説明する。積分方式のＤＡＣで複数の情報を再生
するように示した例は１９８３年６月２０日付の日経エ
レクトロニクス［高速、高集積、小型チップを狙った民
生用）（イポーラＬＳｉ技術」で開示されたものであり
、第２図にブロック図を示す。１１０はディジタル・デ
ータ入力、１１１はシフトレジスタ、１１２は上位ビッ
ト側のカウンタ、１１３は下位ビット側のカウンタ、１
１４は制御回路、１１５はクロック発生回路、１１６は
上位ビット側の電流源、１１７は下位ビット側の電流源
、１１８は上位ビット側の電流源１１６を導通しゃ断す
るスイッチ、１１９は下位ビット側の電流源１１７を導
通しゃ断するスイッチ、１２ｏはスイッチ１１Ｂの後の
電流を積分する積分器を選択して切り換えるスイッチ、
１２１はスイッチ１１９の後の電流を積分する積分器を
選択して切り換えるスイッチ、１２２Ａ、Ｂは積分器を
リセットするスイッチ、１２３Ａ、Ｂは積分器をリセッ
トするためのオペアンプ、１２４Ａ、Ｂ 、 １２５Ａ
、Ｂは積分器をリセットするための抵抗、１２６Ａ、Ｂ
は積分器を構成するオペアンプ、１２７Ａ、Ｂは積分器
を構成する容量、１２８Ａ、Ｂはディジタル・データを
アナログ値に変換した後次段に信号を出力するためのり
サプル回路を構成するスイッチ、１２９Ａ、Ｂはリサン
プル回路を構成するオペアンプである。
この回路は２チヤネルの出力１０９Ａと１０９Ｂを交互
に得るために、２チヤネルの積分器１０６Ａ。
に得るために、２チヤネルの積分器１０６Ａ。
Ｂを設けている。まずスイッチ１２２Ａ、 １２３Ａ
。
。
１２４Ａ 、 １２５Ａによって容量１２７Ａの電荷を
ある一定値とすることでオペアンプ１２６Ａの出力ヲ一
定とするようにリセットする。その時にディジタル・デ
ータは一シフトレジスタ１１１からカウンタ１１２ 、
１１３にセットされ、カウンタ１１２ 、１１３のデー
タに応じてスイッチ１１８ 、１１９が導通し、電流源
１１６，１１７からスイッチ１２０，１２１を通じて積
分器１０６Ａに積分する。その積分の後の１２６Ａの出
力電圧はディジタル・データをアナログ値に変換したも
のであるが、その電圧をスイッチ１２８Ａを導通させて
次段に出力させる。以上の動作の過程と同時に１０６Ａ
が積分を終ろうとしている時には積分器１０６Ｂはリセ
ットされる。
ある一定値とすることでオペアンプ１２６Ａの出力ヲ一
定とするようにリセットする。その時にディジタル・デ
ータは一シフトレジスタ１１１からカウンタ１１２ 、
１１３にセットされ、カウンタ１１２ 、１１３のデー
タに応じてスイッチ１１８ 、１１９が導通し、電流源
１１６，１１７からスイッチ１２０，１２１を通じて積
分器１０６Ａに積分する。その積分の後の１２６Ａの出
力電圧はディジタル・データをアナログ値に変換したも
のであるが、その電圧をスイッチ１２８Ａを導通させて
次段に出力させる。以上の動作の過程と同時に１０６Ａ
が積分を終ろうとしている時には積分器１０６Ｂはリセ
ットされる。
次にスイッチ１２８人が導通している時にはスイッチ１
２０ 、１２１は積分器１０６Ｂに接続され、積分器１
０６Ｂのリセットと積分の間にカウンタ１１２゜１１３
のデータは新しく １０６Ｂ用のディジタル・データに
入れかえられ、そのディジタル・データに応じて電流源
１１６ 、１１７からスイッチ１１８゜１１９で積分器
１０６Ｂに積分されている。すなわち積分器１０６Ａ、
１０６Ｂは一方が積分している間に他方は積分されたア
ナログ値を次段に出力し、かつリセットする。その電流
を積分器１０６Ａ。
２０ 、１２１は積分器１０６Ｂに接続され、積分器１
０６Ｂのリセットと積分の間にカウンタ１１２゜１１３
のデータは新しく １０６Ｂ用のディジタル・データに
入れかえられ、そのディジタル・データに応じて電流源
１１６ 、１１７からスイッチ１１８゜１１９で積分器
１０６Ｂに積分されている。すなわち積分器１０６Ａ、
１０６Ｂは一方が積分している間に他方は積分されたア
ナログ値を次段に出力し、かつリセットする。その電流
を積分器１０６Ａ。
１０６Ｂに切り換えるのがスイッチ１２０ 、１２１で
あり、ディジタル・データに応じて導通しゃ断するスイ
ッチが１１８ 、１１９である。このスイッチ１１８
、１２０あるいけスイッチ１１９ 、１２１を取り出し
て書いた図が第６図である。１３０は電流源、１６１は
ディジタルデータに応じて導通しゃ断させる制御入力、
１３２は制御人力１３１に応じて導通しゃ断するスイッ
チ、１３３は積分器を切り換える制御入力、１３４は切
シ換えスイッチ、１３５゜１３６は出力である。一般的
にこのような電流スイッチを構成する場合は、差動対ト
ランジスタを一個の切）換えスイッチとし２対の差動対
トランジスタを設は直列に接続する。差動対トランジス
タの切り換えに必要な時間はトランジスタの寄生容量と
その寄生容量に充電する電流によって異なるが、差動対
トランジスタのエミッタが固定されるようなペースバイ
アスを与えたスイッチングでかつ出力コレクタを仮想接
地として取り出す場合は非常に早く切り換えられる。
あり、ディジタル・データに応じて導通しゃ断するスイ
ッチが１１８ 、１１９である。このスイッチ１１８
、１２０あるいけスイッチ１１９ 、１２１を取り出し
て書いた図が第６図である。１３０は電流源、１６１は
ディジタルデータに応じて導通しゃ断させる制御入力、
１３２は制御人力１３１に応じて導通しゃ断するスイッ
チ、１３３は積分器を切り換える制御入力、１３４は切
シ換えスイッチ、１３５゜１３６は出力である。一般的
にこのような電流スイッチを構成する場合は、差動対ト
ランジスタを一個の切）換えスイッチとし２対の差動対
トランジスタを設は直列に接続する。差動対トランジス
タの切り換えに必要な時間はトランジスタの寄生容量と
その寄生容量に充電する電流によって異なるが、差動対
トランジスタのエミッタが固定されるようなペースバイ
アスを与えたスイッチングでかつ出力コレクタを仮想接
地として取り出す場合は非常に早く切り換えられる。
第２図に示すように積分器は積分される状態で仮想接地
となっているため、第３図のスイッチ１３２が導通状態
でスイッチ１３４を差動対トランジスタで構成し、エミ
ッタ電位が固定されるように導通するトランジスタのペ
ース電位をほぼ同一電圧となるようにシーソーのような
電圧の掛けかたをすると非常に早く切如換れる。一方ス
イッチ１６２がしゃ断した状態では、スイッチ１３４の
切り換えは遅いが、もともとしゃ断しているため必要な
い。しかし、スイッチ１３２がしゃ断した状態から導通
に切シ換わる時点ではスイッチ１３４を構成しているト
ランジスタの寄生容量に充電した後に正常状態となるた
めスイッチのしゃ断から導通への時間が長くかかる。す
なわちこれらスイッチ１３２ 、１３４のように直列に
接続されたスイッチは切り換えにともなう時間が長くか
かる。
となっているため、第３図のスイッチ１３２が導通状態
でスイッチ１３４を差動対トランジスタで構成し、エミ
ッタ電位が固定されるように導通するトランジスタのペ
ース電位をほぼ同一電圧となるようにシーソーのような
電圧の掛けかたをすると非常に早く切如換れる。一方ス
イッチ１６２がしゃ断した状態では、スイッチ１３４の
切り換えは遅いが、もともとしゃ断しているため必要な
い。しかし、スイッチ１３２がしゃ断した状態から導通
に切シ換わる時点ではスイッチ１３４を構成しているト
ランジスタの寄生容量に充電した後に正常状態となるた
めスイッチのしゃ断から導通への時間が長くかかる。す
なわちこれらスイッチ１３２ 、１３４のように直列に
接続されたスイッチは切り換えにともなう時間が長くか
かる。
このように従来の切り換え時間の長いスイッチを用いて
、複数の積分器に切如換えてディジタル・データに応じ
た期間だけ積分するディジタル記録信号再生装置では、
そのスイッチの切り換え時間だけ待ち時間を必要としそ
の分だけ高速でデータを再生できない。逆に言えば同一
期間で変換する再生装置では、その期間だけ不安定とな
りそれだけ忠実度を欠いたデータしか再生出来ないと言
う欠点を有していた。
、複数の積分器に切如換えてディジタル・データに応じ
た期間だけ積分するディジタル記録信号再生装置では、
そのスイッチの切り換え時間だけ待ち時間を必要としそ
の分だけ高速でデータを再生できない。逆に言えば同一
期間で変換する再生装置では、その期間だけ不安定とな
りそれだけ忠実度を欠いたデータしか再生出来ないと言
う欠点を有していた。
本発明の目的は、複数の積分器のうち所定の積分器に、
ディジタル・データに応じた期間だけ定電流源から正確
に積分するように高速で切シ換える電流スイッチを設け
ることで、忠実に複数の情報を再生することのできるデ
ィジタル記録信号再生装置を提供することにある。
ディジタル・データに応じた期間だけ定電流源から正確
に積分するように高速で切シ換える電流スイッチを設け
ることで、忠実に複数の情報を再生することのできるデ
ィジタル記録信号再生装置を提供することにある。
本発明の要点は、定電流源ごとに複数の積分器の数に１
個以上多い電流スイッチ用トランジスタを設け、エミッ
タすべてを定電流源にコレクタを各積分器ごとにさらに
１個以上のトランジスタのコレクタは接地電位などの不
要な個所に接続して、これらのトランジスタのすべてが
同時にしゃ断することがないように切り換えることにあ
る。
個以上多い電流スイッチ用トランジスタを設け、エミッ
タすべてを定電流源にコレクタを各積分器ごとにさらに
１個以上のトランジスタのコレクタは接地電位などの不
要な個所に接続して、これらのトランジスタのすべてが
同時にしゃ断することがないように切り換えることにあ
る。
本発明の一実施例を第４図に示す。第３図と同一符号の
ものは同一機能を示す。１は高速切□り換えスイッチ、
２はロジック回路である。
ものは同一機能を示す。１は高速切□り換えスイッチ、
２はロジック回路である。
第３図で示したスイッチ１３２ 、１３４としてまとめ
接点なＡ、Ｂ、Ｃと３接点とし、Ｃは接地レベルなど電
流を捨てる個所に接続する。ロジック２は制御信号１６
１がしゃ断となる時には接点Ｃ・ｌこ接続し、制御信号
１３１が導通でかつ制御信号１３５が出力を１３５とす
る時にＡに、制御信号１３１が導通でかつ制御信号１３
３が出力を１３６とする時にＢに接続するように制御す
る。スイッチ１はトランジスタ３個で征成し、すべての
エミッタを電流源１３６に接続し、エミッタ電位が一定
となるように、導通するトランジスタのベース電位が同
一電圧となるように制御すれば出力である２個のトラン
ジスタのコレクタは仮想接地であり、１個のトランジス
タは接地レベルテするため非常に早く切シ換えられる。
接点なＡ、Ｂ、Ｃと３接点とし、Ｃは接地レベルなど電
流を捨てる個所に接続する。ロジック２は制御信号１６
１がしゃ断となる時には接点Ｃ・ｌこ接続し、制御信号
１３１が導通でかつ制御信号１３５が出力を１３５とす
る時にＡに、制御信号１３１が導通でかつ制御信号１３
３が出力を１３６とする時にＢに接続するように制御す
る。スイッチ１はトランジスタ３個で征成し、すべての
エミッタを電流源１３６に接続し、エミッタ電位が一定
となるように、導通するトランジスタのベース電位が同
一電圧となるように制御すれば出力である２個のトラン
ジスタのコレクタは仮想接地であり、１個のトランジス
タは接地レベルテするため非常に早く切シ換えられる。
本発明の具体的な回路図例を第５図に示す。
３〜１３はトランジスタ、１４は電流源、１５は電流源
１４やトランジスタを動作させる電位差をもたせるため
の電圧源、１６〜１８は抵抗、１９〜２２は制御入力で
ある。トランジスタ３〜５がスイッチ１を構成し、トラ
ンジスタ９〜１３．電流源１４、抵抗１６〜１８および
制御入力１９〜２２がロジック２を構成している。制御
人力１９と２０および２１と２２は互いに逆相関係であ
り、１９〜２２のＨｉｇｈレベルおよびＬｏｗレベルは
ほぼ一致し、差動対トランジスタを切り換えるだけの電
位差を有するものとする。たとえばＨｉｇｈレベルは−
１，４Ｖ 、 Ｌｏｗ レベルは−２，１ｖとする。ま
た制御人力２１がＨｉｇｈ （２２がＬｏｗ ）のとき
スイッチ１はＣに接続され、制御人力２１がＬｏｗ（２
２がＨｉｇｈ）で制御人力１９がＨｉｇｈ （２０がＬ
ｏｗ ）のときスイッチ１はＢに接続され、制御人力２
１がＬｏｗ （２２がＨｉｇｈ）で制御人力１９がＬｏ
ｗ（２０がＨｉｇｈ）のときスイッチ１はＡに接続され
る。
１４やトランジスタを動作させる電位差をもたせるため
の電圧源、１６〜１８は抵抗、１９〜２２は制御入力で
ある。トランジスタ３〜５がスイッチ１を構成し、トラ
ンジスタ９〜１３．電流源１４、抵抗１６〜１８および
制御入力１９〜２２がロジック２を構成している。制御
人力１９と２０および２１と２２は互いに逆相関係であ
り、１９〜２２のＨｉｇｈレベルおよびＬｏｗレベルは
ほぼ一致し、差動対トランジスタを切り換えるだけの電
位差を有するものとする。たとえばＨｉｇｈレベルは−
１，４Ｖ 、 Ｌｏｗ レベルは−２，１ｖとする。ま
た制御人力２１がＨｉｇｈ （２２がＬｏｗ ）のとき
スイッチ１はＣに接続され、制御人力２１がＬｏｗ（２
２がＨｉｇｈ）で制御人力１９がＨｉｇｈ （２０がＬ
ｏｗ ）のときスイッチ１はＢに接続され、制御人力２
１がＬｏｗ （２２がＨｉｇｈ）で制御人力１９がＬｏ
ｗ（２０がＨｉｇｈ）のときスイッチ１はＡに接続され
る。
制御人力２１がＨｉｇｈ （２２がＬｏｗ ）のときは
、トランジスタ１０ 、１２が導通し、トランジスタ９
がしゃ断し、制御入力１９ 、２０がどのようになって
いてもトランジスタ１１か１３のどちらからが導通かし
ゃ断の状態になっていても抵抗１７と抵抗１８の電流に
よる電圧ドロップによりトランジスタ４および５はしゃ
断、トランジスタ３は導通する。なお抵抗１７および１
８の電圧ドロップはトランジスタ１１が導通が１３が導
通かによって異なるがどちらの場合でもトランジスタ４
および５がしゃ断するような抵抗値と電流源１４の電流
値を設定しておく。
、トランジスタ１０ 、１２が導通し、トランジスタ９
がしゃ断し、制御入力１９ 、２０がどのようになって
いてもトランジスタ１１か１３のどちらからが導通かし
ゃ断の状態になっていても抵抗１７と抵抗１８の電流に
よる電圧ドロップによりトランジスタ４および５はしゃ
断、トランジスタ３は導通する。なお抵抗１７および１
８の電圧ドロップはトランジスタ１１が導通が１３が導
通かによって異なるがどちらの場合でもトランジスタ４
および５がしゃ断するような抵抗値と電流源１４の電流
値を設定しておく。
制御人力２１がＬｏｗ （２２がＨｉｇｈ ） テかつ
制御人力１９がＨｉｇｈ （２０がＬｏｗ ）のときは
、トランジスタ９と１３が導通、トランジスタ１０ 、
１１ 、１２がしゃ断とな°す、抵抗１６と１８の電圧
ドロップによりトランジスタ３，５がしゃ断、トランジ
スタ４が導通し、電流源１３０は出力１３６に接続され
る。
制御人力１９がＨｉｇｈ （２０がＬｏｗ ）のときは
、トランジスタ９と１３が導通、トランジスタ１０ 、
１１ 、１２がしゃ断とな°す、抵抗１６と１８の電圧
ドロップによりトランジスタ３，５がしゃ断、トランジ
スタ４が導通し、電流源１３０は出力１３６に接続され
る。
゛制御人力２１がＬｏｗ（２２がＨｉｇｈ ）でかつ制
御人力１９がＬｏｗ（２０がＨｉｇｈ ）のときは、ト
ランジスタ９と１１が導通、トランジスタ１０．１２
、１３がしゃ断となり、抵抗１６と１７の電圧ドロップ
によりトランジスタ３，４がしゃ断、トランジスタ５が
導通し、電流源１６０は出力１３５に接続される。
御人力１９がＬｏｗ（２０がＨｉｇｈ ）のときは、ト
ランジスタ９と１１が導通、トランジスタ１０．１２
、１３がしゃ断となり、抵抗１６と１７の電圧ドロップ
によりトランジスタ３，４がしゃ断、トランジスタ５が
導通し、電流源１６０は出力１３５に接続される。
なお、ダイオード接続されたトランジスタ６〜８はトラ
ンジスタ３〜５のしゃ断される時のペース電圧のドロッ
プをほぼ一定として、しゃ断時のリーク電流の変化によ
るスイッチの不完全性を少なくする役目をする。トラン
ジスタ４゜５のしゃ断される時の電圧は抵抗１７ 、１
８の抵抗値とその電流で決まるが、トランジスタ対９〜
１３の導通状態で定電流源１４の分割量が異なることに
よる。トランジスタ３〜５は電流源１３゜の電流量に応
じて適当にトランジスタのサイズを決める。
ンジスタ３〜５のしゃ断される時のペース電圧のドロッ
プをほぼ一定として、しゃ断時のリーク電流の変化によ
るスイッチの不完全性を少なくする役目をする。トラン
ジスタ４゜５のしゃ断される時の電圧は抵抗１７ 、１
８の抵抗値とその電流で決まるが、トランジスタ対９〜
１３の導通状態で定電流源１４の分割量が異なることに
よる。トランジスタ３〜５は電流源１３゜の電流量に応
じて適当にトランジスタのサイズを決める。
以上説明したように、トランジスタ３〜５のどれかのト
ランジスタが導通し、かつトランジスタ３〜５のどのト
ランジスタが導通ずる場合でもエミッタ電位がほぼ同一
であるため（導通ずるトランジスタのペース電位は接地
電位から抵抗１６〜１８のどれかとトランジスタのベー
ス電流によるわずかのドロップ分下がった電位であるた
め）、電流源１３０およびトランジスタ３〜５のエミッ
タに寄生する容量への充放電による切り換えにともなう
遅れはほとんどない。またトランジスタ３〜５のコレク
タは接地および仮想接地でありこれらトランジスタのコ
レクタの寄生容量による切り換えにともなう遅れもほと
んどない。その他トランジスタ３〜５のペースの寄生容
量による切り換えにともなう遅れは抵抗１６〜１８およ
び電流源１４の電流値を連節化することで少なく出来る
。
ランジスタが導通し、かつトランジスタ３〜５のどのト
ランジスタが導通ずる場合でもエミッタ電位がほぼ同一
であるため（導通ずるトランジスタのペース電位は接地
電位から抵抗１６〜１８のどれかとトランジスタのベー
ス電流によるわずかのドロップ分下がった電位であるた
め）、電流源１３０およびトランジスタ３〜５のエミッ
タに寄生する容量への充放電による切り換えにともなう
遅れはほとんどない。またトランジスタ３〜５のコレク
タは接地および仮想接地でありこれらトランジスタのコ
レクタの寄生容量による切り換えにともなう遅れもほと
んどない。その他トランジスタ３〜５のペースの寄生容
量による切り換えにともなう遅れは抵抗１６〜１８およ
び電流源１４の電流値を連節化することで少なく出来る
。
第５図に記述した本発明の回路と、従来の差動対トラ７
ジ３２２段直列接続した場合とを比較すると、約ｆＴ１
３００ ＭＨｚ （ａｔ Ｉｃ ＝ １００μＡ ）の
ＮＰＮトランジスタを用い、３μＡの電流源を切如換え
た場合、９０％の電流を切り換えるまでに所要される時
間は従来回路で１１０ｎｓ、本発明で１０ｎｓとなり本
発明では、約×１に短縮出来た。
ジ３２２段直列接続した場合とを比較すると、約ｆＴ１
３００ ＭＨｚ （ａｔ Ｉｃ ＝ １００μＡ ）の
ＮＰＮトランジスタを用い、３μＡの電流源を切如換え
た場合、９０％の電流を切り換えるまでに所要される時
間は従来回路で１１０ｎｓ、本発明で１０ｎｓとなり本
発明では、約×１に短縮出来た。
本発明によれば、切シ換え時間が短かく出来るので、複
数の情報を再生するディジタル記録信号再生装置におい
て、高速にデータを再生したり、忠実にデータを再生し
たり出来る効果がある。
数の情報を再生するディジタル記録信号再生装置におい
て、高速にデータを再生したり、忠実にデータを再生し
たり出来る効果がある。
第１図はディジタル記録信号再生装置のブロック図、第
２図は従来のディジタル信号再生装置を示す図、第３図
は第２図の一部を取り出して書いた拡大図、第４図は本
発明の概要を示す図、第５図は本発明の一実施例の回路
図である。 １・・・スイッチ、 ２・・・ロジック、３ 、４ 、
５ 、６ 、７ 、８ 、９ 、１０ 、１１ 、１２
、１３ ・ トランジスタ、１４ 、１３０・・・電
流源。 第 ３ 國 第 ４図
２図は従来のディジタル信号再生装置を示す図、第３図
は第２図の一部を取り出して書いた拡大図、第４図は本
発明の概要を示す図、第５図は本発明の一実施例の回路
図である。 １・・・スイッチ、 ２・・・ロジック、３ 、４ 、
５ 、６ 、７ 、８ 、９ 、１０ 、１１ 、１２
、１３ ・ トランジスタ、１４ 、１３０・・・電
流源。 第 ３ 國 第 ４図
Claims (1)
- 【特許請求の範囲】 １、 左および右などの複数の情報信号をディジタル信
号に゛変換し、光または磁気などの手段によりディスク
・テープなどの記録媒体に記録し、該記録媒体から光ま
たは磁気などの手段によって信号を読み出したり電波な
どの伝送手段によって送受信したディジタル信号を誤シ
検出訂正などのディジタル信号処理を行なった後、情報
信号のチャネル数と等しい数の複数の積分器に、ディジ
タル信号に応じた時間だけ、重みづけされた複数の定電
流源を導通することで複数の情報信号をアナログｌこ変
換して再生するディジタル記録信号再生装置において、
ディジタル信号に応じて導通しゃ断を制御する電流制御
回路、複数の積分器に切り換える出力制御回路、および
エミッタを定電流源に接続し、コレクタを複数の積分器
および接地点などの電流を捨てるべき個所に接続した積
分器の数に１個以上多いトランジスタを設はベース入力
には該出力制御回路と該電流制御回路との出力とをＡＮ
ＤおよびＮＡＮ ＤあるいはＮＯＲおよびＯＲ回路など
を経て制御することで該積分器の数に１個以上多いトラ
ンジスタのすべてが同時にしゃ断しないようにした電流
スイッチを該複数の定電流源ごとに設けたととを特徴と
するディジタル記録信号再生装置。 ２、特許請求の範囲第１項記載において、前記電流スイ
ッチを構成するトランジスタの工序ツタサイズを前記複
数の定電流源の電流値に応じて重みづけすることを特徴
とするディジタル記録信号再生装置。 ３、特許請求の範囲第１項の記載において、前記電流ス
イッチを構成するトランジスタのペースにある一定電位
から接続されたほぼ同一値の抵抗を設け、積分器にコレ
クタを接続した前記電流スイッチを構成するトランジス
タのベースにおのおのコレクタを接続した２個のトラン
ジスタを、前記電流スイッチを構成する電流を捨てるべ
きトランジスタのべ一ヌにはコレクタを接続したトラン
ジスタを設け、該トランジスタのエミッタをすべてまと
めてさらに設けた定電流源に接続し、複数個の積分器に
コレクタを接続された該電流スイッチを構成するトラン
ジスタのベースにコレクタを接続した２個のトランジス
タのうち一方のトランジスタのベースを積分器を切り換
える制御信号で駆動し、他方のトランジスタをディジタ
ル・データに応じて導通しゃ断させる信号のうちしゃ断
させる時に導通するようにベースを駆動し、該電流スイ
ッチを構成する電流を捨てるべきトランジスタのベース
に接続したトランジスタをディジタル・データに応じて
導通しゃ断させる信号のうちしゃ断させる時にしゃ断す
るようにベースを駆動することを特徴とするディジタル
記録信号再生装置。 ４、特許請求の範囲第３項記載において、前記抵抗に並
列に接続したダイオードを設けることを特徴とするディ
ジタル記録信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056042A JPS60201569A (ja) | 1984-03-26 | 1984-03-26 | 電流切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056042A JPS60201569A (ja) | 1984-03-26 | 1984-03-26 | 電流切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201569A true JPS60201569A (ja) | 1985-10-12 |
| JPH0462498B2 JPH0462498B2 (ja) | 1992-10-06 |
Family
ID=13016028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056042A Granted JPS60201569A (ja) | 1984-03-26 | 1984-03-26 | 電流切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295935U (ja) * | 1989-01-18 | 1990-07-31 |
-
1984
- 1984-03-26 JP JP59056042A patent/JPS60201569A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295935U (ja) * | 1989-01-18 | 1990-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462498B2 (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2104601C1 (ru) | Полупроводниковая интегральная схема | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| US4649372A (en) | Analogue to digital converter | |
| JPH0522422B2 (ja) | ||
| US6326838B1 (en) | Time sharing analog filters control method and magnetic disk system | |
| EP0156305B1 (en) | Digital/analogue converter | |
| JPS60201569A (ja) | 電流切換回路 | |
| US6091350A (en) | Automatic voltage reference scaling in analog-to-digital and digital-to-analog converters | |
| EP0097902B1 (en) | Sampling circuit | |
| Papathanasiou et al. | Novel Palmo analogue signal processing IC design techniques | |
| JPS6142358B2 (ja) | ||
| JPS6328125A (ja) | 信号切換装置 | |
| JPH0479522A (ja) | 信号処理装置 | |
| JPS5912744Y2 (ja) | 録音再生切換装置 | |
| JPS60226068A (ja) | デイジタル信号記録再生装置 | |
| JPS6068476A (ja) | 高精度積分器 | |
| SU978200A1 (ru) | Аналоговое запоминающее устройство | |
| JPS6337707A (ja) | 微分回路 | |
| JPS632490B2 (ja) | ||
| Abe et al. | A single-chip CMOS A/D and D/A converter for PCM audio use | |
| JPH0339415B2 (ja) | ||
| JPH05183411A (ja) | アナログスイッチ回路 | |
| JPS60205864A (ja) | デイジタル記録信号再生装置 | |
| JP2002245602A (ja) | 磁気記録媒体書き込み装置 | |
| JPH01253873A (ja) | ディジタル信号記録再生装置 |