JPS60201664A - シヨツトキ接合型電界効果トランジスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、第１の導電型または第１の導電型とは逆の第
２のＩＪ導電型有し且つ比較的高い比抵抗を有する半導
体層を有し、その半導体層内に、その面に沿う方向に所
要の間隔を保って配列されている複数の電極素子を有し
且つ半導体層との間でショットキ接合を形成している複
数の電極素子を有し且つ半導体層との間でショットキ接
合を形成しているゲート電極が埋設されている構成を有
するショットキ接合型電界効果トランジスタ、及びその
製法の改良に関する。

本発明の背景 上述した構成を有するショットキ接合型電界効果トラン
ジスタとして、従来、第１図をともなって次に述べる構
成を有するものが提案されている。

すなわち、ｎ型を有し且つ不純物８Ｉ痕でみて２１６ １０〜１０ａｔＯｍ／Ｃｍ３トイウヨウナ比較的高い比
抵抗を有する、例えばＧａＡｓでなる半導体層Ｌ１を有
する。

しかして、その半導体層Ｌ１内に、その面に沿う方向に
所要の間隔を保って配列されている複数の電極索子Ｑを
有し且つそれらの電極索子ｑのそれぞれと半導体層［１
との間でショットキ接合Ｊを形成している、例えばＷ、
Ｍｏ、Ｐｔなどの金属、またはＴｉ−Ｗ化合物、Ｔ１・
Ｗシリサイドなどの金属化合物でなる櫛歯状のゲート電
極Ｇが埋設されている。

また、半導体層Ｌ１の一方の面（図においては上面）上
に、半導体層Ｌ１と同じｎ型を有するが、不純物濃度１
８１１０１８８１０１１１７０ｍ３マタはそれ以上とい
うような比較的低い比抵抗を有する、例えばＧａＡＳで
なる半導体層１２が形成され、一方、その半導体層Ｌ２
上に電極Ｅ１がオーミックに付されている。

さらに、半導体ｆｆＬ１の他方の面（図においては下面
）上に、半導体層に１と同じｎ型を有するが、不純物濃
度ｒ　ミＴ　１０１８ａｔｏｍ／ｃｍ３またはそれ以上
というような比較的低い比抵抗を有する、半導体層Ｌ２
と同様に例えばＧａＡｓでなる半導体層Ｌ３が形成され
、一方、その半導体層「３０半導体層Ｌ１側とは反対側
の面上に、電極Ｅ２がオーミックに付されている。

以上が、従来提案されているショットキ接合型電界効果
トランジスタの構成である。

なお、このような構成を有するショットキ接合型電界効
果トランジスタは、実際上、次の方法によって製造され
ている。

すなわち、図示詳ＩＩＡ説明は省略するが、上述した半
導体層Ｌ３としての半導体基板上に、上述した半導体層
Ｌ１の半導体層Ｌ３側の半部になる半導体層Ｌ５（図示
せず）を形成し、次に、その半導体層Ｌ５上に、上述し
たゲート電極Ｇを、半導体層Ｌ５との間で上述したショ
ットキ接合Ｊを構成するショットキ接合ｊ１を形成する
ように形成し、次に、半導体層し５上に、半導体層Ｌ１
の半導体層Ｌ３側とは反対側の半部になる半導体層［６
（図示せず）を、ゲート電極Ｇ＠埋設し且つゲート電極
Ｇとの間でショットキ接合Ｊを構成するショットキ接合
ｊ２を形成するように形成して、上述した半導体層Ｌ１
を形成し、半導体層Ｌ１上に、上述した半導体層Ｌ２を
形成し、次に、半導体層Ｌ２上、及び半導体層Ｌ３の半
導体層Ｌ１側とは反対側の面上に、それぞれ、電極Ｅ１
、及びＥ２を形成することによって、第１図で上述した
従来のショットキ接合型電界効果トランジスタを製造す
る。

第１図で上述した従来のショットキ接合型電界効果トラ
ンジスタの構成によれば、電極Ｅ１及びＥ２間に、電極
Ｅ２側を正とする直流電源を接続すれば、電極Ｅ２がド
レイン電極、半導体層Ｌ３が電極併用半導体層、半導体
層Ｌ１が活性層、半導体層Ｌ２が電極併用半導体層、電
極Ｅ１がソース電極として作用して、半導体層Ｌ１のゲ
ート電極Ｇの相隣る電極素子０間の領域に、電極Ｅ２側
から、半導体層し３、半導体層Ｌ１のゲート電極Ｇの相
隣る電極素子９間の領域、半導体層Ｌ２をそれらの順に
通って、電極Ｅ１側に向う電流が流れる。

また、電極Ｅ１及びＥ２間に、電極Ｅ１側を正とする直
流電源を接続すれば、電極Ｅ１がドレイン電極、半導体
層Ｌ３が電極併用半導体層、半導体層Ｌ１が活性層、半
導体層Ｌ２が電極併用半導体層、電極Ｅ２がソース電極
として作用して、半導体層Ｌ１のゲート電極Ｇの相隣る
電極素子９間の領域に、電極Ｅ１側から、半導体層Ｌ２
、半導体層Ｌ１のゲート電極Ｇの相隣る電極素子０間の
領域、半導体層Ｌ３をそれらの順に通って、電極Ｅ２側
に向う電流が流れる。

さらに、電極Ｅ１またはＥ２とゲート電極Ｇとの間に制
御電圧を印加すれば、その制御電圧が半導体層Ｌ２及び
Ｌｌまたは半導体層Ｌ３及びＬｌを介して、半導体層Ｌ
１とゲート電＆Ｇの電極素子ｑとの間に形成されている
ショットキ接合Ｊにそれを横切って印加されるので、半
導体層Ｌ１のゲート電極Ｇの相隣る電極素子９間の領域
に、半導体層Ｌ１とゲート電極Ｇの相隣る電極素子ｑと
の間に形成されているショットキ接合Ｊから拡がる空乏
層が、制御電圧の極性及び値に応じた拡がり（半導体層
Ｌ１のゲート電極Ｇの相隣る電極素子９間の領域の全域
に亘る拡がりの場合も含む）で、拡がる。

従って、第１図に示す従来のショットキ接合型電界効果
トランジスタによれば、電極Ｅ１及びＥ２間に、直流電
源を介して負荷を接続し、そして、電極Ｅ１またはＥ２
とゲート電極Ｇとの間に制御電圧を印加すれば、その制
御電圧の極性及び値に応じて制御された電流（値が零の
場合も含む）を負荷に供給することができる、という電
界効果トランジスタとしての機能が得られる。

しかしながら、第１図に示す従来のショットキ接合型電
界効果トランジスタの揚台、電界効果トランジスタとの
機能が、良好な高周波特性を有するものとして得られる
のに一定の限度を有していた。

その理由は、次のとおりである。

すなわち、第１図に示す従来のショットキ接合型電界効
果トランジスタの場合、その高周波特性の良さく性能指
数ｆｌＩｌａｘ）は、その遮断周波数ｆ□に比例し、一
方、その遮断周波数ｆ０は、上述したように半導体層Ｌ
１を通って電流が流れるときに半導体層Ｌ１を横切って
走行する電子が半導体層Ｌ１を横切って走行する時間を
τとするとき、 ｆＴ＝１／２πτ で表わされる。従って、半導体層Ｌ１を横切って走行す
る電子が半導体層Ｌ１を横切って走行する時間が短けれ
ば短い程、高周波特性が良いものである。

しかしながら、第１図に示す従来のショットキ接合型電
界効果トランジスタの場合、上述したように半導体層Ｌ
１に流れるＮ流が、電極Ｅ２側から電極Ｅ１側に向う電
流である場合、半導体層Ｌ１を半導体層Ｌ２側から半導
体層Ｌ３側に横切って走行する電子は、電極Ｅ１及びＥ
２間に印加されている直流電源の電圧によって、半導体
層Ｌ１内に生じている電界によって、半導体Ｈ［２側か
ら半導体層Ｌ３側に向って加速されているが、半導体層
Ｌ１には、その電極Ｅ２側に、低い比抵抗を有する半導
体層Ｌ２が連接しているだけであるので、半導体層Ｌ１
を横切って走行する電子は、初速度が零である状態から
、加速されるだけであり、従って、この場合、半導体層
Ｌ１を横切って走行する電子が半導体層Ｌ１を横切って
走行するのに、比較的長い時間がかかつていたからであ
る。

また、上述したように半導体層Ｌ１に流れる電流が、電
極Ｅ１側から電極Ｅ２側に向う電流である場合、半導体
層Ｌ１を半導体層Ｌ３側から半導体層Ｌ２側に横切って
走行する電子は、電極Ｅ１及びＥ２間に印加されている
直流電源の電圧によって半導体層Ｌ１内に生じている電
界によって、半導体層Ｌ３側から半導体層［２側に向っ
て加速されているが、半導体ＨＬＩには、その電極Ｅ１
側に、低い比抵抗を有する半導体層Ｌ２が連接している
だけであるので、半導体１ｉＥｔＬ１を横切って走行す
る電子は、上述したと同様に、初速度が零である状態か
ら、加速されるだけであり、従って、この場合も、半導
体層Ｌ１を横切って走行する電子が半導体層Ｌ１を横切
って走行するのに、比較的長い時間がかかっているから
である。

本発明の目的 よって、本発明は、電界効果トランジスタとしての機能
が、第１図で上述し、た従来のショットキ接合型電界効
果トランジスタに比し、格段的に良好な、高周波特性を
有するものとして得られる新規なショットキ接合型電界
効果トランジスタ、及びその製法を提案せんとするもの
である。

本発明の開示 本発明によるショットキ接合型電界効果トランジスタに
よれば、第１図で上述した従来のショットキ接合型電界
効果トランジスタの場合と同様に、第１の導電型または
第１の導電型とは逆の第２の導電型を有し且つ比較的高
い比抵抗を有する第１の半導体層を有し、そのＭｌの半
導体層内に、その面方向に沿う方向に所要の間隔を保っ
て配列されている複数の電極素子を有し且つ第１の半導
体層との間でショットキ接合を形成しているゲート電極
が埋設され、゛また、第１の半導体層の一方の面上に、
第１の半導体層と同じ導電型を有し且つ比較的低い比抵
抗を有する第２の半導体層を介してまたは介することな
しに第１の電極が形成され、さらに、上記第１の半導体
層の他方の面上に、上記第１の半導体層と同じ導電型を
有し且つ比較的低い比抵抗を有する第３の半導体層を介
してまたは介することなしに第２の電極が形成されてい
る構成を有する。

しかしながら、本発明によるショットキ接合型電界効果
トランジスタは、第１の半導体層と第２の半導体層また
は第１の電極との間、または第１の半導体層と第３の半
導体層または第２の電極との間に、第１の半導体層と同
じ導電型を有し且つ比較的低い比抵抗を有するとともに
、第１の半導体層が第１の導電型を有しているか第２の
導電型を有しているかに応じて、第１の半導体層側にお
いて、第１の半導体層に比し高い伝導帯の底を有してい
るかまたは第１の半導体層に比し低い価電子帯の頂を有
している第４の半導体層が介挿されている、という構成
を有する。

このような本発明によるショットキ接合型電界効果トラ
ンジスタによれば、第１図で上述した従来のショットキ
接合型電界効果トランジスタの場合と同様に、Ｍｌ及び
第２の電極間に、直流電源を介して負荷を接続し、そし
て、第１または第２の電極とゲート電極との間に制御電
圧を印加すれば、その制御ｌｌ電圧の極性及び値に応じ
て制御された電流（値が零の場合も含む）を負荷に供給
することができる、という電界効果トランジスタとして
の機能が得られる。

また、第１図で上述した従来のショットキ接合型電界効
果トランジスタの場合と同様に、第１の半導体層にそれ
を横切って電流が流れるとき、第１の半導体層を横切っ
て走行する電子が、第１図で上述した従来のショットキ
接合型電界効果トランジスタの場合と同様に、第１及び
第２の電極間に印加されている直流電源の電圧によって
第１の半導体層内に生じている電界によって、加速され
る。

しかしながら、本発明によるショットキ接合型電界効果
トランジスタの場合、第１の半導体層と第２の半導体層
または第１の電極との間、または第１の半導体層と第３
の半導体層または第２の電極との間に、第１の半導体層
と同じ導電型を有し且つ比較的低い比抵抗を有するとと
もに、第１の半導体層が第１の導電型を有しているか第
２の１ｍ型を有しているかに応じて、第１の半導体層側
において、第１の半導体層に比し高い伝導帯の底を有し
ているかまたは第１の半導体層に比し低い価電子帯の頂
を有している第４の半導体層が介挿されているので、第
４の半導体層から、電子、または正孔が、第４の半導体
層の第１の半導体層側と第１の半導体層との間の伝導帯
の底、または価電子帯の頂の差に応じたエネルギを以て
、第１の半導体層に入り、そして、第１の半導体層内で
加速される。

このため、第１の半導体層を横切って走行する電子、ま
たは正孔が第１の半導体層を横切って走行する時間が、
第１図で上述した従来のショットキ接合型電界効果トラ
ンジスタの場合に比し、格段的に短いので、電界効果ト
ランジスタとしての機能が、第１図で上述した従来のシ
ョットキ接合型電界効果トランジスタの場合に比し、格
段的に良好な、高周波特性を有するものとして得られる
、という特徴を有する。

また、本発明によるショットキ接合型電界効果トランジ
スタの第１の製法によれば、第１の導電型または第１の
導電型とは逆の第２の導電型を有し且つ比較的高い比抵
抗を有する第５の半導体層上に、その面方向に沿う方向
に所要の間隔を保って配列されている複数の電極素子を
有し且つ第５の半導体層との間で第１のショットキ接合
を形成しているゲート電極を形成する工程と、第５の半
導体層上に、それと同じ導電型を有し且つ比較的高い比
抵抗を有しているとともに、ゲート電極を埋設して当該
ゲート電極との間で第２のショットキ接合を形成してい
る第６の半導体層を形成して、ゲート電極を埋設し且つ
ゲート電極との間で第１及び第２のショットキ接合から
なるショットキ接合を形成している第５及び第６の半導
体層からなる第１の半導体層を形成する工程と、第１の
半導体層上に、それと同じ導電型を有し且つ比較的低い
比抵抗を有するとともに、第１の半導体層が第１の導電
型を有しているか第２の導電型を有しているかに応じて
、第１の半導体層側において、第１の半導体層に比し高
い伝導帯の底を有しているかまたは第１の半導体層に比
し低い価電子帯の頂を有している第４の半導体層を形成
する工程とを含んでいる。

また、本発明によるショットキ接合型電界効果トランジ
スタの第２の製法によれば、第１の導電型または第１の
導電型とは逆の第２の導電型を有し且つ比較的低い比抵
抗を有する第３の半導体層上に、それと同じ導電型を有
し且つ比較的低い比抵抗を有する第４の半導体層を形成
する工程と、第４の半導体層上に、それと同じ導電型を
有し且つ比較的高い比抵抗を有するとともに、第４の半
導体層が第１の導電型を有しているか第２の導電型を有
しているかに応じて、第４の半導体層の第３の半導体層
側とは反対側に比し低い伝導帯の底を有しているかまた
は第４の半導体層の第３の半導体層側とは反対側に比し
高い価電子帯の頂を有している第５の半導体層を形成す
る工程と、第５の半導体層上に、その面に沿う方向に所
要の間隔を保って配列されている複数の電極素子を有し
且つ第５の半導体層との間で第１のショットキ接合を形
成しているゲート電極を形成する工程と、第５の半導体
層上に、それと同じ導電型を有し且つ比較的高い比抵抗
を有するとともに、ゲート電極を埋設して当該ゲート電
極との間で第２のショットキ接合を形成している第６の
半導体層を形成して、ゲート電極を埋設し且つゲート電
極との間で第１及び第２のショットキ接合からなるショ
ットキ接合を形成している第５及び第６の半導体層から
なる第１の半導体層を形成する工程とを含んでいる。

このような本発明によるショットキ接合型電界効果トラ
ンジスタの第１及び第２の製法によれば、上述した特徴
ある本発明によるショットキ接合型電界効果トランジス
タを、容易に製造することができる。。

まず、本発明によるショットキ接合型電界効果トランジ
スタの好適な実施例を述べよう。

実施例１−１ 第２図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例を示す。

第２図において、第１図との対応部分には同一符号をイ
リして詳細説明を省略する。

第２図に示す本発明によるショットキ接合型電界効果ト
ランジスタの第１の実施例は、第１図で上述した従来の
ショットキ接合型電界効果トランジスタの構成において
、その半導体層Ｌ１及び１２間に、ｎ型を有し且つ不純
物濃度で８ みて１０　ａｔｏｍ／ｃｍ３またはそれ以上というよう
な比較的低い比抵抗を有するとともに、第３図に示すよ
うに、半導体層Ｌ１側において半導体層Ｌ１に比し高い
伝導帯の底を有している例えばＡ　ＩＸ　Ｇａ１−ｘ　
Ａｓ　（０＜、ｘ≦１）でなる半導体層Ｌ４が介挿され
ていることを除いて、第１図で上述した従来のショット
キ接合型電界効果トランジスタと同様の構成を有する。

なお、この場合、半導体層Ｌ４の半導体層Ｌ１側と、半
導体層Ｌ１の半導体層Ｌ４側との間の伝導帯の底でみた
差ΔＥＣは、第４図に示すように、Ａ　１ｘＧａ１−ｘ
　ＡｓのＸの値に応じた値をとるものである。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第１の実施例の構成である。

このような構成によれば、それが上述した事項を除いて
、第１図で上述した従来のショットキ接合型電界効果ト
ランジスタと同様の構成を有するので、詳細説明は省略
するが、第１図で上述した従来のショットキ接合型電界
効果トランジスタの場合と同様に、電極Ｅ１及び１２間
に、直流電源を介して負荷を接続し、そして、　゛電極
Ｅ１またはＥ２とゲート電極Ｇとの間に制御電圧を印加
すれば、その制御電圧の極性及び値に応じて制御された
電流を負荷に供給することができる。

また、第２図に示す本発明によるショットキ接合型電界
効果トランジスタによれば、第１図で上述した従来のシ
ョットキ接合型電界効果トランジスタの場合と同様に、
半導体層Ｌ１にそれを横切って電流が流れるとき、半導
体層Ｌ１を横切って走行する電子が、電極Ｅ１及び１２
間に印加される直流電源の電圧によって半導体層Ｌ１内
に生じている電界によって、加速される。

しかしながら、第２図に示す本発明によるショットキ接
合型電界効果トランジスタの場合、半導体層Ｌ１と半導
体層Ｌ２どの間に、半導体層Ｌ１側において、半導体層
Ｌ１に比し高い伝導帯の底を有している半導体層Ｌ４が
介挿され、このため、半導体層Ｌ４から、電子が、半導
体層［４の半導体層Ｌ１側と半導体層Ｌ１との間にの伝
導帯の底の差に応じた■ネルギを以て、半導体層Ｌ１に
入り、そして半導体層Ｌ１内で加速される。

このため、半導体ＪＢＬ１を横切って走行づる電子が、
第１図で上述した従来のショットキ接合型電界効果トラ
ンジスタの場合に比し格段的に短い時間を有するので、
電界効果トランジスタとしての機能が、第１図で上述し
た従来のショットキ接合型電界効果トランジスタの場合
に比し格段的に良好な、高周波特性を有するものとして
得られる、という特徴を有する。

実施例１−２ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第２の実施例を述べよう。

本発明によるショットキ接合型電界効果トランジスタの
第２の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層［１、
Ｌ２、Ｌ３及びＬ４がｎ型であるに代え、ｐ型であり、
これに応じて半導体層［４が、第３図に示すように、半
導体層Ｌ１側において、半導体層Ｌ１側に比し低い価電
子帯の頂を有している（それらの差がΔＦ、で表されて
いる）ことを除いて、第２図に示す本発明による第１の
実施例の場合と同様の構成を有する。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。

このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第２図に示す本発明による
ショットキ接合型電界効果トランジスタの第１の実施例
の説明において、その、「伝導帯の底」を「価電子帯の
底」と読み代え、また、「はそＬｌに比し高い伝導帯の
底を有している」を「半導体層Ｌ１に比し低い価電子帯
を有している」と読み代え、さらに、「電子」を「正孔
」と読み代えた動作が得られて、第１の実施例の場合と
同様の優れた効果が得られるという特徴を有する。

寡ｍ二２ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第３の実施例を述べよう。

本発明によるショットキ接合型電界効果トランジスタの
第２の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層Ｌ２が
省略されていることを除いて、第２図に示す本発明によ
る第１の実施例の場合と同様の構成を有する。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。

このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第２図に示す本発明による
ショットキ接合型電界効果トラン、ジスタの第１の実施
例の場合と同様の作用効果が得られる、という特徴を有
する。

実施例１−４ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第２の実施例を述べよう。

本発明によるショットキ接合型電界効果トランジスタの
第２の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層［４が
、半導体層Ｌ１及びＬ２間に介挿されているのに代え、
半導体層Ｌ１及び１３間に介挿されていることを除いて
、第２図に示す本発明による第１の実施例の場合と同様
の構成を有する。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。

このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、ショットキ接合型電界効果
トランジスタの第１の実施例の場合と同様の作用効果が
得られる、という特徴を有する。

ショットキ接合型電界効果トランジスタの第１の実施例
の説明において、その「たでの底」を「価電子帯の底」
と読み代え、また、「はそＬｌに比し高い伝導帯の底を
有している」を［半導体層Ｌ１に比し低い価電子帯を有
している］と読み代え、さらに、「電子Ｊを「正孔」と
読み代えた作用効果が得られる、という特徴を有する。

実施例１−２ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第２の実施例を述べよう。

本発明によるショットキ接合型電界効果トランジスタの
第２の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層Ｌｌ、
Ｎ２、Ｌ３及びＬ４がｎ型であるに代え、ｐ型であり、
これに応じて半導体層Ｌ４が、第３図に示すように、半
導体層Ｌ１側において、半導体層Ｌ１側に比し低い価電
子帯の頂を有していることを除いて、第２図に示す本発
明による第１の実施例の場合と同様の構成を有する。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。

このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２−に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第２図に示す本発明による
ショットキ接合型電界効果トランジスタの第１の実施例
の説明において、その「たでの底」を「価電子帯の底」
ど読み代え、また、「はそＬｌに比し高い伝導帯の底を
有している」を「半導体層Ｌ１に比し低い価電子帯を有
している」と読み代え、さらに、「電子」を「正孔」と
読み代えた作用効果が得られる、という特徴を有する。

次に、本発明によるショットキ接合型電界効果トランジ
スタの製法の好適な実施例を述べよう。

実施例２−１ 第６図は、第２図に示す本発明によるショットキ接合型
電界効果トランジスタの第１の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
第１の実施例を示す。

第６図において、第２図との対応部分には同一符号を付
して詳細説明を省略する。

第６図に示す本発明によるショットキ接合型電界効果ト
ランジスタの製法の第１の実施例は、次に述べる順次の
工程をとる。

すなわち、半導体層Ｌ３としてのＧａＡｓでなる半導体
曇板（以下簡単のため半導体層Ｌ３と称す）を用意する
（第６図Ａ）。

しかして、その半導体層Ｌ３上に、半導体層Ｌ１の半導
体層Ｌ３側の半部となる半導体層Ｌ５を、それ自体は公
知の気相成長法によって、ＧａＡＳでなるものとして形
成する（第６図Ｂ）次に、半導体ｍＬ５上に、ゲート電
極Ｇを、それ自体は公知の方法によって形成する（第６
図Ｃ）。

次に、半導体層Ｌ５上に、半導体層し１の半導体層Ｌ３
側とは反対側の半部となる半導体層［５を、気相成長法
によって、ＧａＡＳでなるものとして形成する（第６図
Ｄ）。この場合の気相成長法は、原料ガスとしてのトリ
メチルガリウムガスまたはトリエチルガリウムガスと、
原料ガスとしてのアルシン（ＡｓＨ３）ガスと、キャリ
アガスとしての水素との混合ガスを、キャリアガスとし
ての水素の流ｍを４１／分とし、原料ガスとしてのトリ
メチルガリウムガスまたはトリエチルガリウムガス及び
アルミンガスを、混合ガスに対して、それぞれ３Ｘ１０
’モル分率及び３Ｘ１０−５モル分率とし、また、温度
を６００〜７００℃とした、気相成長法とするのを可と
する。

次に、半導体層Ｌ１上に、半導体層し４を、気相成長法
によって、Ａ　Ｉ　Ｇ　ａ　１−ｘ　Ａ　ｓ　（Ｏ＜ｘ
＜１）でなるものとして形成する（第６図Ｅ）。この場
合の気相成長法は、原料ガスとしてのメリメチルガリウ
ムガスまたはトリエチルガリウムガスと、原料ガスとし
てのトリメチルアルミニウムガスまたはトリエチルアル
ミニウムガスと、原料ガスとしてのアルシンガスと、ｎ
型不純物ガスとしてのセレン化水素ガスと、キャリアガ
スとしての水素との混合ガスを、キャリアガスとしての
水素の流量を４１／分とし、原料ガスとしてのトリメチ
ルガリウムガスまたはトリメチルガリウムガス、トリメ
チルアルミニウムガスまたはトリエチルアルミニウムガ
ス、及びアルシンガスを、混合ガスに対して、それ５ ぞれ３×１０　モル分率、２Ｘ１０−５モル分率、及び
３×１０〜３Ｘ１０’モル分・率とし、ま４ た、ｎ型不純物ガスとしてのセレン化水素ガスを１０−
７モル分率とし、また、温度を６００〜７００℃とした
、気相成長法とするのを可とする。

次に、半導体層Ｌ４上に、半導体層Ｌ２を、気相成長法
によって、ＧａＡＳでなるものとして形成する（第６図
Ｆ）。この場合の気相成長法は、半導体層Ｌ５を形成す
る場合の気相成長法と同様の気相成長法とするのを可と
する。

次に、半導体層Ｌ２の半導体層Ｌ４側とは反対側の面上
、及び半導体層Ｌ３の半導体層Ｌ１側とは反対側の面上
に、それ自体は公知の方法によって、電極Ｆ１、及びＥ
２を形成する。

このようにして、第２図に示す本発明によるショットキ
接合型電界効果トランジスタの第１の実施例を得る。

以上が、本発明によるショットキ接合型電界効果トラン
ジスタの製法の第１の実施例である。

このような本発明によるショットキ接合型電界効果トラ
ンジスタの製法の第１のしついれいによれば、上述した
ところから明らかなように、極めて簡単な工程で、第２
図に示す本発明による特徴あるショットキ接合型電界効
果トランジスタを用意に製造することができる。

また、この場合、半導体層Ｌ６、Ｌ４及びＬ２を、それ
ぞれ上述したように、有機ガリウムガス、有機アルミニ
ウムガス及び有機ガリウムガスを用いた気相成長法によ
って形成すれば、半導体層Ｌ６を形成して後、そのとき
の有機ガリウムガスに有機アルミニウムガスを加えるだ
けで、半導体層Ｌ４を形成づることができ、また、半導
体層Ｌ４を形成して後有機アルミニウムガスを用いるこ
とを止めるだけで、半導体層Ｌ２を形成することができ
るので、第２図に示す本発明によるショットキ接合型電
界効果トランジスタを、より容易に製造することができ
る。

実施例２−２ 第６図において、第２図との対応部分には同一符号を付
して詳細説明を省略する。

第６図に示す本発明によるショットキ接合型電界効果ト
ランジスタの製法の第１の実施例は、次に述べる順次の
工程をとる。

すなわち、半導体層Ｌ３としてのＧａＡｓでなる半導体
基板（以下簡単のため半導体層Ｌ３と称す）を用意する
（第６図Ａ）。

次に、半導体層Ｌ５上に、ゲート電極Ｇを、それ自体は
公知の方法によって形成する（第６図Ｃ）。

次に、半導体層Ｌ５上に、半導体層Ｌ１の半導体層Ｌ３
側とは反対側の半部となる半導体層Ｌ５を、気相成長法
によって、ＧａＡｓでなるものとして形成する（第６図
Ｄ）。この場合の気相成長法は、原料ガスとしてのトリ
メチルガリウムガスまたはトリエチルガリウムガスと、
原料ガスとしてのアルシン（ＡｓＨ３）ガスと、キャリ
アガスとしての水素との混合ガスを、キャリアガスとし
ての水素の流量を４１／分とし、原料ガスとしくのトリ
メチルガリウムガスまたはトリエチルガリウムガス及び
アルミンガスを、混合ガスに対して、それぞれ３Ｘ１０
−４モル分率及び３Ｘ１０−５モル分率とし、また、温
度を６００〜７００℃とした、気相成長法とするのを可
とする。

次に、半導体層Ｌ１上に、半導体層Ｌ４を、気相成長法
によって、Ａ　Ｉ　Ｇａ１．　Ａｓ　（Ｏ＜ｘ＜１）で
なるものとして形成する（第６図Ｅ）。この場合の気相
成長法は、原料ガスとしてのメリメチルガリウムガスま
たはトリエチルガリウムガスと、原料ガスとしてのトリ
メチルアルミニウムガスまたはトリエチルアルミニウム
ガスと、原料ガスとしてのアルシンガスと、ｎ型不純物
ガスとしてのセレン化水素ガスと、キャリアガスとして
の水素との混合ガスを、キャリアガスとしての水素の流
量を４１／分とし、原料ガスとしてのトリメチルガリウ
ムガスまたはトリメデルガリウムガス、トリエチルアル
ミニウムガスまたはトリエチルアルミニウムガス、及び
アルシンガスを、混合ガスに対して、それ５ ぞれ３×１０　モル分率、２Ｘ、１０−５モル分率、及
び３Ｘ１０−４〜３Ｘ１０−５モル分率とし、また、ｎ
型不純物ガスとしてのセレン化水素ガスを１０−７モル
分率とし、また、温度を６００〜７００℃とした、気相
成長法とするのを可とする。

しかして、その半導体層Ｌ３上に、半導体層［１の半導
体層Ｌ３側の半部となる半導体層Ｌ５を、それ自体は公
知の気相成長法によって、ＧａＡＳでなるものとして形
成する（第６図Ｂ）なお、上述においては、本発明によ
るショットキ接合型電界効果トランジスタにつき、つの
実施例を示したに止まり、また、本発明によるショット
キ接合型電界効果トランジスタの製法につき、２つの実
施例を示したに止まり。

例えば、半導体層Ｌ１、Ｌ２及びＬ３をＩｎＧａＡＳ系
またはＩｎＧａＡｓＰ系でなるものとし、そしてこのと
き半導体層Ｌ４をＩｎＰでなるものとするなど、本発明
によるショットキ接合型電界効果トランジスタ及びその
製法のそれぞれにつき本発明の精神を脱す゛ることなし
に、種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、従来のショク１−キ接合型電界効果トランジ
スタを示す路線的断面図である。 第２図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例を示す路線的断面図である。 第３図は、その要部の半導体層１１及びＬ４のエネルギ
バンドでみた関係を示す図である。 第４図は、その要部の半導体層Ｌ４がＡｌｘＧａ１−Ｘ
ＡＳでなる半導体層であるときの、そのＸに対する半導
体層Ｌ４及びし１間の伝導帯の底の差の関係を示す図で
ある。 第５図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第２の実施例を示す路線的断面図である。 第６図は、第２図に示す本発明によるショットキ接合型
電界効果トランジスタの第１の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
第１の実施例を示す、順次の工程における路線的断面図
である。 第７図は、第５図に示す本発明によるショットキ接合型
電界効果トランジスタの第２の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
第２の実施例を示す、順次の工程における路線的断面図
である。 Ｌ１〜Ｌ４・・・・・・半導体層 Ｌ５．Ｌ６・・・・・・半導体ＢＬ１を構成している半
導体層 Ｇ・・・・・・・・・・・・・・・・・・ゲート電極Ｑ
・・・・・・・・・・・・・・・・・・ゲート電極Ｇの
電極素子Ｊ、ｊ１．ｊ２ ・・・・・・・・・・・・・・・・・・ショットキ接合
Ｅ１；　Ｅ２・・・・・・電極 出願人　日本電信電話公社 代理人　弁理士　田中正治 第３凶 一一一一◆Ｘ 第６図 第６図 第″ｉ′Ｎ 第７図 テ ２、発明の名称　ショットキ接合型電界効果トランジス
タ及びその製法 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代田区内幸町１丁目１番６号名　称　
（４２２）日本電信電話公社 代表者　真　藤　恒 ４、代理人 住　所　〒１０２　東京都千代田区麹町５丁目７番地　
秀和紀尾井町ＴＢＲ８２０号 ５、補正命令の日付　自発補正 ６、補正により増加する発明の数　なし７、補正の対象
　明細書の全文 明　細　書（全文訂正） 、発明の名称　ショットキ接合型電界効果トランジスタ
及びその製法 、特許請求の範囲 １、第１の導電型または第１の導電型とは逆の第２の導
電型を有し且つ比較的高い比抵抗を有する第１の半導体
層を有し、 上記第１の半導体層内に、その面に沿う方向に所要の間
隔を保って配列されている複数の電極素子を有し且つ上
記第１の半導体層との間でショットキ接合を形成してい
るゲート電極が埋設され、 上記第１の半導体層の一方の面上に、上記第１の半導体
層と同じ導電型を有し且つ比較的低い比抵抗を有する第
２の半導体層を介してまたは介することなしに第１の電
極が形成され、 上記第１の半導体層の他方の面上に、上記第１の半導体
層と同じ導電型を有し且つ比較的低い比抵抗を有する第
３の半導体層を介してまたは介することなしに第２の電
極が形成されているショットキ接合型電界効果トランジ
スタにおいて、 上記第１の半導体層と上記第２の半導体層または上記第
１の電極との間、または上記第１の半導体層と上記第３
の半導体層または上記第２の電極との間に、上記第１の
半導体層と同じ導電型を有し且つ比較的低い比抵抗を有
するとともに、上記第１の半導体層が第１の導電型を有
しているか第２の導電型を有しているかに応じて、上記
第１の半導体層側において、上記第１の半導体層に比し
高い伝導帯の底を有しているかまたは上記第１の半導体
層に比し低い価電子帯の頂を有している第４の半導体層
が介挿されていることを特徴とするショットキ接合型電
界効果トランジスタ。 ２、第１の導電型または第１の導電型とは逆の第２の導
電型を有し且つ比較的高い比抵抗を有する第５の半導体
層上に、その面に沿う方向に所要の間隔を保って配列さ
れている複数の電極素子を有し且つ上記第５の半導体層
との間で第１のショク１−キ接合を形成しているゲート
電極を形成する工程と、 上記第５の半導体層上に、それと同じ導電型を有し且つ
比較的高い比抵抗を有しているとともに、上記ゲート電
極を埋設して当該ゲート電極との間で第２のショットキ
接合を形成している第６の半導体層を形成して、上記ゲ
ート電極を埋設し且つ上記ゲート電極との間で上記第１
及び第２のショットキ接合からなるショットキ接合を形
成している上記第５及び第６の半導体層からなる第１の
半導体層を形成する工程と、 上記第１の半導体層上に、それと同じ導電型を有し且つ
比較的低い比抵抗を有するとともに、上記第１の半導体
層が第１の導電型を有しているか第２の導電型を有して
いるかに応じて、上記第１の半導体層において、上記第
１の半導体層に比し高い伝導帯の底を有しているかまた
は上記第１の半導体層に比し低い価電子帯の頂を有して
いる第４の半導体層を形成する工程とを含むことを特徴
とするショットキ接合型電界効果トランジスタの製法。 ３、特許請求の範囲第２項記載のショットキ接合型電界
効果トランジスタの製法において、上記Ｍ６の半導体層
を工程において、上記第６の半導体層を、気相成長法に
よって、ＧａＡＳでなる半導体層に形成し、 上記第４の半導体層を形成する工程において、上記第４
の半導体層を、有機アルミニウムガスを用いた気相成長
法によって、ＡｌｘＧａ１−ｘＡｓ　（０＜ｘ＜１　）
でなる半導体層に形成することを特徴とするショットキ
接合型電界効果トランジスタの製法。 ４、特許請求の範囲第３項記載のショットキ接合型電界
効果トランジスタの製法において、上記有機アルミニウ
ムガスとしてトリメチルアルミニウムガスまたはトリエ
チルアルミニウムガスを用いることを特徴とするショッ
トキ接合型電界効果トランジスタの製法。 ５、第１の導電型または第１の導電型とは逆の第２の導
電型を有し且つ比較的低い比抵抗を有する第３の半導体
層上に、それと同じ導電型を有し且つ比較的低い比抵抗
を有する第４の半導体層を形成する工程と、 上記第４の半導体層上に、それと同じ導電型を有し且つ
比較的高い比抵抗を有するとともに、上記第４の半導体
層が第１の導電型を有しているか第２の導電型を有して
いるかに応じて、上記第４の半導体層の上記第３の半導
体層側とは反対側に比し低い伝導帯の底を有しているか
または上記第４の半導体層の上記第３の半導体層側とは
反対側に比し高い価電子帯の頂を有している第５の半導
体層を形成する工程と、 上記第５の半導体層上に、その面に沿う方向に所要の間
隔を保って配列されている複数の電極素子を有し且つ上
記第５の半導体層との間で第１のショットキ接合を形成
しているゲート電極を形成する工程と、 上記第５の半導体層上に、それと同じ導電型を有し且つ
比較的高い比抵抗を有するとともに、上記ゲート電極を
埋設して当該ゲート電極との間で第２のショットキ接合
を形成している第６の半導体層を形成して、上記ゲート
電極を埋設し且つ上記ゲート電極との間で上記第１及び
第２のショットキ接合からなるショットキ接合を形成し
ている上記第５及び第６の半導体層からなる第１の半導
体層を形成する工程とを含むことを特徴とするショット
キ接合型電界効果トランジスタの製法。 ６、特許請求の範囲第５項記載のショットキ接合型電界
効果トランジスタの製法において、上記第４の半導体層
を形成する工程において、上記第４の半導体層を、有機
アルミニウムガスを用いた気相成長法によって、Ａｌｘ
Ｇａ１−ｘ　Ａｓ　（０＜Ｘ＜１　）でなる半導体層に
形成し、 上記第５の半導体層を形成する工程において、上記第５
の半導体層を、気相成長法によってＧａＡＳでなる半導
体層に形成し、上記第６の半導体層を形成する工程にお
いて、上記第６の半導体層を、気相成長法によって、Ｇ
ａＡＳでなる半導体層に形成することを特徴とするショ
ットキ接合型電界効果トランジスタの製法。 ７、特許請求の範囲第６項記載のショットキ接合型電界
効果トランジスタの製法において、上記有機アルミニウ
ムガスとしてトリメチルアルミニウムガスを用いること
を特徴とするショットキ接合型電界効果トランジスタの
製法。 ３、発明の詳細な説明 本発明の分野 本発明は、第１の導電型または第１の導電型とは逆の第
２の導電型を有し且つ比較的高い比抵抗を有する半導体
層を有し、その半導体層内に、その面に沿う方向に所要
の間隔を保って配列されている複数の電極素子を有し且
つ半導体層との間でショットキ接合を形成している複数
の電極素子を有し且つ半導体層との間でショットキ接合
を形成しているゲート電極が埋設されている構成を有す
るショットキ接合型電界効果トランジスタ、及びその製
法の改良に関する。 １１班鬼直Ｉ 上述した構成を有するショットキ接合型電界効果トラン
ジスタとして、従来、第１図をともなって次に述べる構
成を有するものが提案されている。 すなわち、ｎ型を有し且つ不純物Ｓ度でみて１０１２〜
１１０１６ａｔＯ／Ｃｍ３トイウヨウナ比較的高い比抵
抗を有する、例えばＧａＡＳでなる半導体層Ｌ１を有す
る。 しかして、その半導体層し１内に、その面に沿う方向に
所要の間隔を保って配列されている複数の電極素子ｑを
−有し且つそれらの電極素子ｑのそれぞれと半導体層Ｌ
１との間でショットキ接合Ｊを形成している、例えばＷ
、ＭＯ，Ｐｔなどの金属、またはＴｉ−Ｗ化合物、Ｔｉ
・Ｗシリサイドなどの金属化合物でなる櫛歯状のゲート
電極Ｇが埋設されている。 また、半導体層Ｌ１の一方の而（図においては上面）上
に、半導体層Ｌ１と同じｎ型を有するが、不純物濃度で
みＴ　１０１８ａｔｏｍ／ｃｏ＋３マタはそれ以上とい
うような比較的低い比抵抗を有する、例えばＧａＡｓで
なる半導体層Ｌ２が形成され、一方、その半導体層Ｌ２
上に電極Ｅ１がオーミックに付されている。 さらに、半導体層Ｌ１の他方の面（図においては下面）
上に、半導体層Ｌ１と同じｎ型を有８ するが、不純物濃度テミテ１０ａｔＯＩＩｌ／Ｃｌ１１
３マたはそれ以上というような比較的低い比抵抗を有す
る、半導体層Ｌ２と同様に例えばＧａＡｓでなる半導体
層Ｌ３が形成され、一方、その半導体層Ｌ３の半導体層
Ｌ１側とは反対側の面上に、電極Ｅ２がオーミックに付
されている。 以上が、従来提案されているショットキ接合型電界効果
トランジスタの構成である。 なお、このような構成を有するショットキ接合型電界効
果トランジスタは、実際上、次の方法によって製造され
ている。 すなわち、図示詳細説明は省略するが、上述した半導体
層Ｌ３としての半導体基板上に、上述した半導体層Ｌ１
の半導体層し３側の半部になる半導体層Ｌ５（図示せず
）を形成し、次に、その半導体層Ｌ５上に、上述したゲ
ート電極Ｇを、半導体層Ｌ５との間で上述したショット
キ接合Ｊを構成するショットキ接合ｊ１を形成するよう
に形成し、次に、半導体層Ｌ５上に、半導体層Ｌ１の半
導体層Ｌ３側とは反対側の半部になる半導体層１６（図
示せず）を、ゲート電極Ｇを埋設し且つゲート電極Ｇと
の間でショットキ接合Ｊを構成するショットキ接合ｊ２
を形成するように形成して、上述した半導体層Ｌ１を形
成し、次に、半導体層Ｌ１上に、上述した半導体層Ｌ２
を形成し、次に、半導体層Ｌ２上、及び半導体層１３％
半導体層Ｌ１側とは反対側の面上に、それぞれ、電極Ｅ
１、及びＥ２を形成することによって、第１図で上述し
た従来のショットキ接合型電界効果トランジスタを製造
する。 第１図で上述した従来のショットキ接合型電界効果トラ
ンジスタの構成によれば、電極Ｅ１及びＥ２ｆｉｌに、
電極Ｅ２側を正とする直流電源を接続すれば、電極Ｅ２
がトレイン電極、半導体層Ｌ３が電極材用半導体層、半
導体層Ｌ１が活性層、半導体層Ｌ２が電極材用半導体層
、電極Ｅ１がソース電極として作用して、半導体層Ｌ１
のゲート電ｆｆ１Ｇの相隣る電極素子０間の領域に、電
極Ｅ２側から、半導体層し３、半導体層Ｌ１のゲート電
極Ｇの相隣る電極素子０間の領域、半導体層Ｌ２をそれ
らの順に通って、電極Ｅ１側に向う電流が流れる。 また、電極Ｅ１及び１２間に、電極Ｅ１側を正とする直
流電源を接続すれば、電極Ｅ１がドレイン電極、半導体
層Ｌ３が電極材用半導体層、半導体層Ｌ１が活性層、半
導体層Ｌ２が電極材用半導体層、電極Ｆ２がソースＮ極
として作用して、半導体層Ｌ１のゲート電極Ｇの相隣る
電極素子０間の領域に、電極Ｅ１側から、半導体層［２
、半導体層［１のゲート電極Ｇの相隣る電極素子０間の
領域、半導体層Ｌ３をそれらの順に通って、電極Ｅ２側
に向う電流が流れる。 さらに、電極Ｅ１またはＥ２とゲート電極Ｇとの間に制
御Ｉ雷電圧印加すれば、その制御電圧が半導体層Ｌ２及
びＬｌまたは半導体層し３及びＬｌを介して、半導体層
Ｌ１とゲート電極Ｇの電極素子Ｑとの間に形成されてい
るショットキ接合Ｊにそれを横切って印加されるので、
半導体層Ｌ１のゲート電極Ｇの相隣る電極素子０間の領
域に、半導体層Ｌ１とゲート電極Ｇの相隣る電極素子Ｑ
との間に形成されているショットキ接合Ｊから拡がる空
乏層が、制御電圧の極性及び値に応じた拡がり（半導体
ｆｆＬ１のゲート電極Ｇの相隣る電極素子０間の領域の
全域に亘る拡がりの場合も含む）で、拡がる。 従って、第１図に示す従来のショットキ接合型電界効果
トランジスタによれば、電極Ｅ１及び１２間に、直流電
源を介して負荷を接続し、そして、電極Ｅ１またはＥ２
とゲート電極Ｇとの間に制ｍ電圧を印加すれば、その制
御電圧の極性及び値に応じて制御された電流（値が零の
場合も含む）を負荷に供給することができる、という電
界効果トランジスタとしての機能が得られる。 しかしながら、第１図に示す従来のショットキ接合型電
界効果トランジスタの場合、電界効果トランジスタとの
機能が、良好な高周波特性を有するものとして得られる
のに一定の限痕を有していた。 その理由は、次のとおりである。 すなわち、第１図に示す従来のショットキ接合型電界効
果トランジスタの場合、その高周波特性の良さく性能指
数ｆ□Ｘ）は、その遮断周波数ｆ□に比例し、一方、そ
の遮断周波数ｆ１は、上述したように半導体層Ｌ１を通
って電流が流れるときに半導体層Ｌ１を横切って走行す
る電子が半導体層Ｌ１を横切って走行する時間をτとす
るとき、 ｆ、＝１／２πτ で表わされる。従って、半導体層Ｌ１を横切って走行す
る電子が半導体層Ｌ１を横切って走行する時間が短けれ
ば短い程、高周波特性が良いものである。 しかしながら、第１図に示す従来のショットキ接合型電
界効果トランジスタの場合、上述したように半導体層Ｌ
１に流れる電流が、電極Ｅ２側から電ｔＩｉＥｌ側に向
う電流である場合、半導体層Ｌ１を半導体層Ｌ２側から
半導体層Ｌ３側に横切って走行する電子は、電極Ｅ１及
び１２間に印加されている直流電源の電圧によって、半
導体層Ｌ１内に生じている電界によって、半′導体層Ｌ
２側から半導体層Ｌ３側に向って加速されているが、半
導体層Ｌ１には、その電極Ｅ２側に、低い比抵抗を有す
る半導体層Ｌ２が連接しているだけであるので、半導体
層Ｌ１を横切って走行する電子は、初速度が零である状
態から、加速されるだけであり、従って、この場合、半
導体層Ｌ１を横切って走行する電子が半い時間がかかっ
ていたからである。 また、上述したように半導体層Ｌ１に流れる電流が、電
極Ｅ１側から電極Ｅ２側に向う電流である場合、半導体
層Ｌ１を半導体層Ｌ３側から半導体層Ｌ２側に横切って
走行する電子は、電極Ｅ１及び１２間に印加されている
直流電源の電圧によって半導体層Ｌ１内に生じている電
界によって、半導体層Ｌ３側から半導体層Ｌ２側に向っ
て加速されているが、半導体層Ｌ１には、その電極Ｅ１
側に、低い比抵抗を有する半導体層Ｌ２が連接している
だけであるので、半導体層Ｌ１を横切って走行する電子
は、上述したと同様に、初速度が零である状態から、加
速されるだけであり、従って、この場合も、半導体層Ｌ
１を横切って走行する電子が半導体層Ｌ１を横切って走
行するのに、比較的長い時間がかかっているからである
。 本発明の目的 よって、本発明は、電界効果トランジスタとしての機能
が、第１図で上述した従来のショットキ接合型電界効果
トランジスタに比し、格段的に良好な、高周波特性を有
するものとして得られる新規なショットキ接合型電界効
果トランジスタ、及びその製法を提案せんとするもので
ある。 本発明の開示 本発明によるショットキ接合型電界効果トランジスタに
よれば、第１図で上述した従来のショットキ接合型電界
効果トランジスタの場合と同様に、第１の導電型または
第１の導電型とは逆の第２の導電型を有し且つ比較的高
い比抵抗を有する第１の半導体層を有し、その第１の半
導体層内に、その面方向に沿う方向に所要の間隔を保っ
て配列されている複数の電極素子を有し且つ第１の半導
体層との間でショットキ接合を形成しているゲート電極
が埋設され、また、第１の半導体層の一方の面上に、第
１の半導体層と同じ導電型を有し且つ比較的低い比抵抗
を有する第２の半導体層を介してまたは介することなし
に第１の電極が形成され、さらに、第１の半導体層の他
方の面上に、第１の半導体層と同じ導電型を有し且つ比
較的低い比抵抗を有する第３の半導体層を介してまたは
介することなしに第２の電極が形成されている構成を有
する。 しかしながら、本発明によるショットキ接合型電界効果
トランジスタは、第１の半導体層と第２の半導体層また
は第１の電極との間、またはＭｌの半導体層と第３の半
導体層または第２の電極との間に、第１の半導体層と同
じ導電型を有し且つ比較的低い比抵抗を有するとともに
、第１の半導体層が第１の導電型を有しているか第２の
導電型を有しているかに応じて、第１の半導体層側にお
いて、第１の半導体層に比し高い伝導帯の底を看してい
るかまたは第１の半導体層に比し低い価電子帯の頂を有
している第４の半導体層が介挿されている、という構成
を有する。 このような本発明によるショットキ接合型電界効果トラ
ンジスタによれば、第１図で上述した従来のショットキ
接合型電界効果トランジスタの場合と同様に、第１及び
第２の電極間に、直流電源を介して負荷を接続し、そし
て、第１または第２の電極とゲート電極との間に制御電
圧を印加すれば、その制御電圧の極性及び値に応じて制
御された電流（値が零の場合も含む）を負荷に供給する
ことができる、という電界効果トランジスタとしての機
能が得られる。 また、第１図で上述した従来のショットキ接合型電界効
果トランジスタの場合と同様に、第１の半導体層にそれ
を横切って電流が流れるとき、第１の半導体層を横切っ
て走行する電子が、第１図で十達した従来のショットキ
接合型電界効果トランジスタの場合と同様に、第１及び
第２の電極間に印加されている直流電源の電圧によって
第１の半導体層内に生じている電界によって、加速され
る。 しかしながら、本発明によるショットキ接合型電界効果
トランジスタの場合、第１の半導体層と第２の半導体層
または第１の電極との間、または第１の半導体層と第３
の半導体層または第２の電極との間に、第１の半導体層
と同じ導電型を有し且つ比較的低い比抵抗を有するとと
もに、第１の半導体層が第１の導電型を有しているか第
２の導電型を有しているかに応じて、第１の半導体層側
において、第１の半導体層に比し高い伝導帯の底を有し
ているかまたは第１の半導体層に比し低い価電子帯の頂
を有している第４の半導体層が介挿されているので、第
４の半導体層から、電子、または正孔が、第４の半導体
層の第１の半導体層側と第１の半導体層との間の伝導帯
の底、または価電子帯の頂の差に応じたエネルギを以て
、第１の半導体層に入り、そして、第１の半導体層内で
加速される。 このため、第１の半導体層を横切って走行する電子、ま
たは正孔が第１の半導体層を横切って走行する時間が、
第１図で上述した従来のショットキ接合型電界効果トラ
ンジスタの場合に比し、格段的に短いので、電界効果ト
ランジスタとしての機能が、第１図で上述した従来のシ
ョットキ接合型電界効果トランジスタの場合に比し、格
段的に良好な、高周波特性を有するものとして得られる
、という特徴を有する。 また、本発明によるショットキ接合型電界効果トランジ
スタの第１の製法によれば、第１の導電型または第１の
導電型とは逆の第２の導電型を有し且つ比較的高い比抵
抗を有する第５の半導体層上に、その面方向に沿う方向
に所要の間隔を保って配列されている複数の電極素子を
有し且つ第５の半導体層との間で第１のショットキ接合
を形成しているゲート電極を形成する工程と、第５の半
導体層上に、それと同じ導電型を有し且つ比較的高い比
抵抗を有しているとともに、ゲートＮ極を埋設して当該
ゲート電極との間で第２のショットキ接合を形成してい
る第６の半導体層を形成して、ゲート電極を埋設し且つ
ゲート電極との間で第１及び第２のショットキ接合から
なるショットキ接合を形成している第５及び第６の半導
体層からなる第１の半導体層を形成する工程と、第１の
半導体層上に、それと同じ導電型を有し且つ比較的低い
比抵抗を有するとともに、第１の半導体層が第１の導電
型を有しているか第２の導電型を有しているかに応じて
、第１の半導体層側において、第１の半導体層に比し高
い伝導帯の底を有しているかまたは第１の半導体層に比
し低い価電子帯の頂を有している第４の半導体層を形成
する工程とを含んでいる。 また、本発明によるショットキ接合型電界効果トランジ
スタの第２の製法によれば、第１の導電型または第１の
導電型とは逆の第２の導電型を有し且つ比較的低い比抵
抗を有する第３の半導体層上に、それと同じ導電型を有
し且つ比較的低い比抵抗を有する第４の半導体層を形成
する工程と、第４の半導体層上に、それと同じ導電型を
有し且つ比較的高い比抵抗を有するとともに、第４の半
導体層が第１の導電型を有しているか第２の導電型を有
しているかに応じて、第４の半導体層の第３の半導体層
側とは反対側に比し低い伝導帯の底を有しているかまた
は第４の半導体層の第３の半導体層側とは反対側に比し
高い価電子帯の頂を有している第５の半導体層を形成す
る工程と、第５の半導体層上に、その面に沿う方向に所
要の間隔を保って配列されている複数の電極素子を有し
且つ第５の半導体層との間で第１のショットキ接合を形
成しているゲート電極を形成する工程と、第５の半導体
層上に、それと同じ導電型を有し且つ比較的高い比抵抗
を有するとともに、ゲート電極を埋設して当該ゲート電
極との間で第２のショットキ接合を形成している第６の
半導体層を形成して、ゲート電極を埋設し且つゲート電
極との間で第１及び第２のショットキ接合からなるショ
ットキ接合を形成している第５及び第６の半導体層から
なる第１の半導体層を形成する工程とを含んでいる。 このような本発明によるショットキ接合型電界効果トラ
ンジスタの第１及び第２の製法によれば、上述した特徴
ある本発明によるショットキ接合型電界効果トランジス
タを、容易に、製造することができるという特徴を有す
る。 まず、本発明によるショットキ接合型電界効果トランジ
スタの好適な実施例を述べよう。 実施例１−１ 第２図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例を示す。 第２図において、第１図との対応部分には同一符号を付
して詳細説明を省略する。 第２図に示す本発明によるショットキ接合を電界効果ト
ランジスタの第１の実施例は、第１図で上述した従来の
ショットキ接合型電界効果トランジスタの構成において
、その半導体層Ｌ１及びＬ２間に、ｎ型を有し且つ不純
物濃度で８ みて１０　ａｔｏｍ／ｃｍ３またはそれ以上というよう
な比較的低い比抵抗を有するとともに、第３図に示づよ
うに、半導体層Ｌ１側において半導体層Ｌ１に比し高い
伝導帯の底を有している例えばＡ　ｌｘ　Ｇａ１−ｘ　
ＡＳ　（０＜Ｘ＜１　）でなる半導体層Ｌ４が介挿され
ていることを除いて、第１図で上述した従来のショット
キ接合型電界効果トランジスタと同様の構成を有する。 なお、この場合、半導体層Ｌ４の半導体層Ｌ１側と、半
導体層Ｌ１の半導体層Ｌ４側との間の伝導帯の底でみた
差ΔＥｃは、第４図に示すように、ＡＩ　Ｇａ１．ＡＳ
のＸの値に応じた× 値をとるものである。 以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第１の実施例の構成である。 このような構成によれば、それが上述した事項を除いて
、第１図で上述した従来のショットキ接合型電界効果ト
ランジスタと同様の構成を有するので、詳細説明は省略
するが、第１図で上述した従来のショットキ接合型電界
効果トランジスタの場合と同様に、電極Ｅ１及び１２間
に、直流電源を介して負荷を接続し、そして、電極Ｅ１
またはＥ２とゲート電極Ｇとの間に制御電圧を印加ずれ
ば、その制御電圧の極性及び値に応じて制御された電流
を負荷に供給することができる。 また、第２図に示す本発明によるショットキ接合型電界
効果トランジスタによれば、第１図で上述した従来のシ
ョットキ接合型電界効果トランジスタの場合と同様に、
半導体層Ｌ１にそれを横切って電流が流れるとき、半導
体層Ｌ１を横切って走行する電子が、電極Ｅ１及び１２
間に印加される直流電源の電圧によって半導体層Ｌ１内
に生じている電界によって、加速される。 しかしながら、第２図に示す本発明によるショットキ接
合型電界効果トランジスタの場合、！ 半導体層Ｌ１と半導体層Ｌ２との間に、半導体層Ｌ１側
において、半導体層Ｌ１に比し高い伝導帯の底を有して
いる半導体層Ｌ４が介挿され、このため、半導体層Ｌ４
から、電子が、半導体層Ｌ４の半導体層Ｌ１側と半導体
層Ｌ１との間の伝導帯の底の差ΔＥ、に応じたエネルギ
を以て、半導体層Ｌ１に入り、そして半導体層Ｌ１内で
加速される。 このため、半導体層Ｌ１を横切って走行する電子が、半
導体層Ｌ１を横切って走行するＦＲ間が第１図で上述し
た従来のショットキ接合型電界効果トランジスタの場合
に比し、格段的に短い時間を有するので、電界効果トラ
ンジスタとしての機能が、第１図で上述した従来のショ
ットキ接合型電界効果トランジスタの場合に比し、格段
的に良好な高周波特性を有するものとして得られる、と
いう特徴を有する。 実施例１−２ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第２の実施例を述べよう。 本発明によるショットキ接合型電界効果トランジスタの
第２の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層し１、
Ｌ２、［３及びＬ４がｎ型であるに代え、ｐ型であり、
これに応じて半導体層Ｌ４が、第３図に示すように、半
導体層Ｌ１側において、半導体層Ｌ１側に比し低い価電
子帯の頂を有している（それらの差を八Ｅ、で表わして
いる）ことを除いて、第２図に示す本発明による第１の
実施例の場合と同様の構成を有する。 以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。 このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、第２図に示す本発明による
ショットキ接合型電界効果トランジスタの第１の実施例
の場合に準じて、半導体層Ｌ４から、正孔が、半導体層
Ｌ４の半導体層Ｌ１側と半導体層Ｌ１との間の価電子帯
の底の差ΔＥｖに応じたエネルギを以て、半導体層Ｌ１
に入り、そして半導体層Ｌ１内で加速される。 このため、半導体層Ｌ１を横切って走行する正孔が、半
導体層Ｌ１を横切って走行する時間が第１図で上述した
従来のショットキ接合型電界効果トランジスタにおいて
、その半導体層Ｌ１、Ｌ２及び［３がｐ型であるショッ
トキ接合型電界効果トランジスタの場合に比し、格段的
に短い時間を有するので、電界効果トランジスタとして
の機能が、良好な高周波特性を有するものとして得られ
る、という特徴を有する。 友直豊ユニ３ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第３の実施例を述べよう。 本発明によるショットキ接合型電界効果トランジスタの
第３の実施例は、図示詳細説明は省略するが、第２図に
示す本発明によるショットキ接合型電界効果トランジス
タの第１の実施例の構成において、その半導体層Ｌ２が
省略されていることを除いて、第２図に示す本発明によ
る第１の実施例の場合と同様の構成を有する。 以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第２の実施例の構成である。 このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細　。 説明は省略するが、第２図に示す本発明によるショット
キ接合型電界効果トランジスタの第１の実施例の場合と
同様の作用効果が得られる、という特徴を有する。 実施例１−４ 次に、本発明によるショットキ接合型電界効果トランジ
スタの第４の実施例を述べよう。 本発明によるショットキ接合型電界効果トランジスタの
第４の実施例は、第５図に示すように、第２図に示す本
発明によるショットキ接合型電界効果トランジスタの第
１の実施例の構成において、その半導体層Ｌ４が、半導
体層Ｌ１及びし２間に介挿されているのに代え、半導体
層Ｌ１及びし３間に介挿されていることを除いて、第２
図に示す本発明による第１の実施例の場合と同様の構成
を有する。 以上が、本発明によるショットキ接合型電界効果トラン
ジスタの第４の実施例の構成である。 このような構成を有するショットキ接合型電界効果トラ
ンジスタによれば、それが、上述した事項を除いて、第
２図に示す本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例の場合と同様の構成を有するの
で、詳細説明は省略するが、電極Ｅ１及び１２間に電極
Ｅ２側を正とする直流電源を負荷することによって、第
２図で上述した発明によるショットキ接合型電界効果ト
ランジスタの第１の実施例の場合と同様の作用効果が得
られる、という特徴を有する。 次に、本発明によるショットキ接合型電界効果トランジ
スタの製法の好適な実施例を述べよう。 実施例２−１ 第６図は、第２図に示す本発明によるショットキ接合型
電界効果トランジスタの第１の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
実施例を示す。 第６図において、第２図との対応部分には同一符号を付
して詳細説明を省略づる。 第６図に示す本発明によるショットキ接合型電界効果ト
ランジスタの製法の実施例は、次に述べる順次の工程を
とる。 すなわち、半導体層Ｌ３としてのＧａＡＳでなる半導体
基板（以下簡単のため半導体層Ｌ３と称す）を用意する
（第６図Ａ）。 しかして、その半導体層Ｌ３上に、半導体層［１の半導
体層Ｌ３側の半部となる半導体層Ｌ５を、それ自体は公
知の気相成長法によって、ＧａＡＳでなるものとして形
成する（第６図Ｂ）次に、半導体層Ｌ５上に、ゲート電
極Ｇを、それと半導体層Ｌ５との間でショットキ接合ｊ
１を形成するように、それ自体は公知の方法によって形
成する（第６図Ｃ）。 次に、半導体層Ｌ５上に、半導体層Ｌ１の半導体層Ｌ３
側とは反対側の半部となる半導体層［６を、それとゲー
ト電極Ｇとの間でショットキ接合ｊ２を形成するように
、気相成長法によって、ＧａＡＳでなるものとして形成
し、よって、半導体層Ｌ３上に、ゲート電極Ｇを埋設し
且つゲート電極Ｇとの間で上述したショットキ接合を形
成している、半導体層Ｌ５及びＬ６からなる半導体層Ｌ
１を形成する（第６図Ｄ）。 この場合の気相成長法は、原料ガスとしてのトリメチル
ガリウムガスまたはトリエチルガリウムガスと、原料ガ
スとしてのアルシン（ＡｓＨ３）ガスと、キャリアガス
としての水素との混合ガスを、キャリアガスとしての水
素の流量を４１／分とし、原料ガスとしてのトリメチル
ガリウムガスまたはトリエチルガリウムガス及びアルミ
ンガスを、混合ガスに対して、それぞれ４ ３×１０　モル分率及び３Ｘ１０’モル分率とし、また
、温度を６００〜７００℃とした、気相成長法とするの
を可とする。 次に、半導体層Ｌ１上に、半導体層Ｌ４を、気相成長法
によって、Ａ　Ｉ　Ｇａ１−ｘ　Ａｓ　（Ｏ＜ｘ＜１）
でなるものとして形成する（第６図Ｅ）。この場合の気
相成長法は、原料ガスとしてのメリメチルガリウムガス
またはトリエチルガリウムガスと、原料ガスとしてのト
リメチルアルミニウムガスまたはトリエチルアルミニウ
ムガスと、原料ガスとしてのアルシンガスと、ｎ型不純
物ガスとしてのセレン化水素ガスと、キャリアガスとし
ての水素との混合ガスを、キャリアガスとしての水素の
流量を４１／分とし、原料ガスとしてのトリメチルガリ
ウムガスまたはトリメチルガリウムガス、トリメチルア
ルミニウムガスまたはトリエチルアルミニウムガス、及
びアルシンガスを、混合ガスに対して、それ５ ぞれ３×１０　モル分率、２Ｘ１０’モル分率、４ 及び３Ｘ１０〜３Ｘ１０’モル分率とし、また、ｎ型不
純物ガスとしてのセレン化水素ガスを１０−７モル分率
とし、また、温度を６００〜７００℃とした、気相成長
法とするのを可とする。 次に、半導体層Ｆ４上に、半導体層Ｌ２を、気相成長法
によって、ＧａＡＳでなるものとして形成する（第６図
Ｆ）。この場合の気相成長法は、半導体層Ｌ５を形成す
る場合の気相成長法と同様の気相成長法とするのを可と
する。 次に、半導体層Ｌ２の半導体層Ｆ４側とは反対側の面上
、及び半導体層Ｌ３の半導体層Ｆ１側とは反対側の面上
に、それ自体は公知の方法によって、それぞれ電極Ｅ１
、及びＦ２を形成する。 このようにして、第２図に示す本発明によるショットキ
接合型電界効果トランジスタの第１の実施例を得る。 以上が、第２図に示す本発明によるショットキ接合型電
界効果トランジスタの第１の実施例の製法の実施例であ
る。 このような本発明によるショットキ接合型電界効果トラ
ンジスタの製法の実施例によれば、上述したところから
明らかなように、極めて簡単な工程で、第２図に示す本
発明による、特徴あるショットキ接合型電界効果トラン
ジスタを容易に製造することができる、という特徴を有
する。 また、この場合、半導体層Ｌ６、Ｆ４、及びＦ２を、そ
れぞれ上述したように、有機ガリウムガス（上例の場合
、トリメチルガリウムガスまたはトリエチルガリウムガ
ス）、有機アルミニウムガス（上例の場合、トリメチル
アルミニウムガスまたはトリエチルアルミニウムガス）
、及び有機ガリウムガス（上例の場合、トリメチルガリ
ウムガスまたはトリエチルガリウムガス）を用いた気相
成長法によって形成すれば、半導体層Ｌ６を形成して後
、そのときの有機ガリウムガスに有機アルミニウムガス
を加えるだけで、半導体層Ｌ４を形成することができ、
また、半導体層Ｌ４を形成して後有機アルミニウムガス
を用いることを止めるだけで、半導ｔｈ層Ｌ２を形成す
ることができるので、第２図に示す本発明によるショッ
トキ接合型電界効果トランジスタを、より容易に、製造
することができる、という特徴を有する。 実施例２−２ 次に、第７図を伴って、第５図に示す本発明によるショ
ットキ接合型電界効果トランジスタの第４の実施例を製
造する本発明によるショットキ接合型電界効果トランジ
スタの製法の実施例を述べよう。 第７図において、第５図とのには同一符号を付して詳細
説明を省略する。 第７図に示す本発明によるショットキ接合型電界効果ト
ランジスタの製法の実施例は、次に述べる順次の工程を
とる。 すなわち、上述した実施例１−２の場合と同様に、半導
体層Ｌ３としてのＧａＡＳでなる半導体基板（以下簡単
のため半導体層Ｌ３と称す）を用意する（第７図Ａ）。 しかし、その半導体層Ｆ３上に、半導体層Ｌ４を、上述
した実施例２−１の場合と同様に、気相成長法によって
Ａ　ｌｘ　Ｇａ１−ｘ　Ａｓ　（Ｑ＜ｘく１）でなるも
のとして形成する（第７図Ｂ）次に、半導体層Ｆ５上に
、半導体層Ｌ５を、上述した実施例２−１の場合と同様
に形成する（第７図Ｃ）。 次に、半導体層Ｆ５上に、ゲート電極Ｇを、実施例２−
１の場合と同様に形成する（第７図Ｄ）。 次に、半導体層Ｆ５上に、半導体層Ｌ６を、実施例２−
１の場合と同様に形成し、よって、けでＧを埋設し且つ
ゲート電極Ｇとの間でショットキ接合Ｊを形成している
半導体層Ｌ１を形成する（第７図Ｅ）。 次に、半導体層Ｆ１上に、半導体層Ｌ２を、上述した実
施例２−１の場合と同様に形成する（第７図Ｆ）。 次に、半導体層Ｌ２の半導体層Ｆ１側とは反対側の面上
、及び半導体層Ｌ３の半導体層Ｆ４側とは反対側の面上
に、それぞれ電極Ｅ１、及びＦ２を、上述した実施例２
−１の場合と同様に形成する。 このようにして、第５図に示す本発明によるショットキ
接合型電界効果トランジスタの第４の実施例を得る。 以上が、第５図に示す本発明によるショットキ接合型電
界効果トランジスタの第４の実施例の製法の実施例であ
る。 このような本発明によるショットキ接合型電界効果トラ
ンジスタの製法の実施例によれば、上述したところから
明らかなように、極めて簡単な工程で、第５図に示す本
発明による、特徴あるショットキ接合型電界効果トラン
ジスタを容易に製造することができる、という特徴を有
する。 なお、上述においては、本発明によるショットキ接合型
電界効果トランジスタにつき、４つの実施例を示したに
止まり、また、本発明によるショットキ接合型電界効果
トランジスタの製法につき、２つの実施例を示したに止
まり、例えば、半導体層Ｌ１、Ｌ２及びり、３をＩ　ｎ
ＧａＡｓ系またはＩｎＧａＡＳＰ系でなるものとし、そ
してこのとき半導体層Ｌ４をＩｎＰでなるものとするな
ど、本発明によるショットキ接合型電界効果トランジス
タ及びその製法のそれぞれにつき本発明の精神を脱する
ことなしに、種々の変型、変更をなし得るであろう。 ４、図面の簡単な説明 第１図は、従来のショットキ接合型電界効果トランジス
タを示す路線的断面図である。 第２図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第１の実施例を示す路線的断面図である。 第３図は、第２図に示す本発明によるショットキ接合型
電界効果トランジスタの第１の実施例における半導体層
Ｌ１及びＬ４の■ネルギバンド図である。 第４図は、第２図に承り本発明によるショットキ接合型
電界効果トランジスタの第１の実施例における半導体層
Ｌ４がＡ　Ｉ　Ｇ、ａｌ、、ＸＡ　ｓでなる半導体層で
あるときの、そのＸに対する半導体層Ｌ４及び１１間の
伝導帯の底の差ΔＥ０係を示す図である。 第５図は、本発明によるショットキ接合型電界効果トラ
ンジスタの第４の実施例を示す路線的断面図である。 第６図は、第２図に示す本発明によるショットキ接合型
電界効果トランジスタの第１の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
実施例を示す、順次の工程における路線的断面図である
。 第７図は、第５図に示す本発明によるショットキ接合型
電界効果トランジスタの第４の実施例を製造する本発明
によるショットキ接合型電界効果トランジスタの製法の
実施例を示す、順次の工程における路線的断面図である
。 し１〜［４・・・・・・半導体層 １５、Ｌ６・・・・・・半導体層Ｌ１を構成している半
導体層 Ｇ・・・・・・・・・・・・・・・・・・ゲート電極０
・・・・・・・・・・・・・・・・・・ゲート電極０の
電極素子Ｊ、ｊ１．ｊ２ ・・・・・・・・・・・・・・・・・・ショットキ接合
Ｅ１．Ｅ２・・・・・・電極 出願人　日本電信電話公社

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型または第１の導電型とは逆の第２の導
   電型を有し且つ比較的高い比抵′抗を有する第１の半導
   体層を有し、 上記第１の半導体層内に、その面に沿う方向に所要の間
   隔を保って配列されている複数の電極素子を有し且つ上
   記第１の半導体層との間でショットキ接合を形成してい
   るゲート電極が埋設され、 上記第１の半導体層の一方の面上に、上記第１の半導体
   層と同じ導電型を有し且つ比較的低い比抵抗を有する第
   ２の半導体層を介してまたは介することなしに第１の電
   極が形成され、 上記第１の半導体層の他方の面上に、上記第１の半導体
   層と同じ導電型を有し且つ比較的低い比抵抗を有する第
   ３の半導体層を介してまたは介することなしに第２の電
   極が形成されているショットキ接合型電界効果トランジ
   スタにおいて、 上記第１の半導体層と上記第２の半導体層または上記第
   １の電極との間、または上記第１の半導体層と上記第３
   の半導体層または上記第２の電極との間に、上記第１の
   半導体層と同じ導電型を有し且つ比較的低い比抵抗を有
   するとともに、上記第１の半導体層が第１の導電型を有
   しているか第２の導電型を有しているかに応じて、上記
   第１の半導体層側において、上記第１の半導体層に比し
   高い伝導帯の底を有しているかまたは上記第１の半導体
   層に比し低い価電子帯の頂を有している第４の半導体層
   が介挿されていることを特徴とするショットキ接合型電
   界効果トランジスタ。 ２、第１の導電型または第１の導電型とは逆の第２の導
   電型を有し且つ比較的高い比抵抗を有する第５の半導体
   層上に、その面に沿う方向に所要の間隔を保って配列さ
   れている複数の電極素子を有し且つ上記第５の半導体層
   との間で第１のショットキ接合を形成しているゲート電
   極を形成する工程と、 上記第５の半導体層上に、それと同じ導電型を有し且つ
   比較的高い比抵抗を有しづ゛るとともに、上記ゲート電
   極を埋設して当該ゲート電極との間で第２のショットキ
   接合を形成している第６の半導体層を形成して、上記ゲ
   ート電極を埋設し且つ上記ゲート電極との間で上記第１
   及び第２のショットキ接合からなるショットキ接合を形
   成している上記第５及び第６の半導体層からなる第１の
   半導体層を形成する工程と、 上記第１の半導体層上に、それと同じ導電型を有し且つ
   比較的低い比抵抗を有するとともに、上記第１の半導体
   層が第１の導電型を有しているか第２の導電型を有して
   いるかに応じて、上記第１の半導体層において、上記第
   １の半導体層に比し高い伝導帯の底を有しているかまた
   は上記第１の半導体層に比し低い価電子帯の頂を有して
   いる第４の半導体層を形成する工程とを含むことを特徴
   とＪるショットキ接合型電界効果トランジスタの製法。 ３、特許請求の範囲第２項記載のショットキ接合型電界
   効果トランジスタの製法において、上記第６の半導体層
   を工程において、上記第６の半導体層を、気相成長法に
   よって、ＧａＡＳでなる半導体層に形成し、 上記第４の半導体層を形成する工程において、上記第４
   の半導体層を、有機アルミニウムガスを用いた気相成長
   法によって、ＡｌｘＧａトＸＡｓ　（Ｑ＜Ｘ≦１）でな
   る半導体層に形成することを特徴とするショットキ接合
   型電界効果トランジスタの製法。 ４、特許請求の範囲第３項記載のショットキ接合型電界
   効果トランジスタの製法において、上記有機アルミニウ
   ムガスとしてトリメデルアルミニウムガスまたはトリエ
   チルアルミニウムガスを用いることを特徴とするショッ
   トキ接合型電界効果トランジスタの製法。 ５、第１の導電型または第１の導電型とは逆の第２の導
   電型を有し且つ比較的低い比抵抗を有する第３の半導体
   層上に、それと同じ導電型を有し且つ比較的低い比抵抗
   を有する第４の半導体層を形成する工程と、 上記第４の半導体層上に、それと同じ導電型を有し且つ
   比較的高い比抵抗を有するとともに、上記第４の半導体
   層が第１の導電型を有しているか第２の導電型を有して
   いるかに応じて、上記第４の半導体層の上記第３の半導
   体層側とは反対側に比し低い伝導帯の底を有しているか
   または上記第４の半導体層の上記第３の半導体層側とは
   反対側に比し高い価電子帯の頂を有している第５の半導
   体層を形成する工程と、 上記第５の半導体層上に、その面に沿う方向に所要の間
   隔を保って配列されている複数の電極素子を有し且つ上
   記第５の半導体層との間で第１のショットキ接合を形成
   しているゲート電極を形成する工程と、 上記第５の半導体層上に、それと同じ導電型を有し且つ
   比較的高い比抵抗を有するとともに、上記ゲート電極を
   埋設して当該ゲート電極との間で第２のショットキ接合
   を形成している第６の半導体層を形成して、上記ゲート
   電極を埋設し且つ上記ゲート電極との間で上記第１及び
   第２のショットキ接合からなるショットキ接合を形成し
   ている上記第５及び第６の半導体層からなる第１の半導
   体層を形成する工程とを含むことを特徴とするショット
   キ接合型電界効果トランジスタの製法。 ６゜特許請求の範囲第５項記載のショットキ接合型電界
   効果トランジスタの製法において、上記第４の半導体層
   を形成する工程において、上記第４の半導体層を、有機
   アルミニウムガスを用いた気相成長法によって、Ａｔｘ
   Ｇａｌ、Ａｓ　（０＜ｘ≦１）でなる半導体層に形成し
   、 上記第５の半導体層を形成づ−る工程において、上記第
   ５の半導体層を、気相成長法によってＧａＡＳでなる半
   導体層に形成し、上記第６の半導体層を形成する工程に
   おいて、上記第６の半導体層を、気相成長法によって、
   ＧａＡｓでなる半導体層に形成することを特徴とするシ
   ョットキ接合型電界効果トランジスタの製法。 ７、特許請求の範囲第６項記載のショットキ接合型電界
   効果トランジスタの製法において、上記有機アルミニウ
   ムガスとしてトリメデルアルミニウムガスを用いること
   を特徴とするショットキ接合型電界効果トランジスタの
   製法。