JPS60201774A - 符号化処理装置 - Google Patents
符号化処理装置Info
- Publication number
- JPS60201774A JPS60201774A JP59057399A JP5739984A JPS60201774A JP S60201774 A JPS60201774 A JP S60201774A JP 59057399 A JP59057399 A JP 59057399A JP 5739984 A JP5739984 A JP 5739984A JP S60201774 A JPS60201774 A JP S60201774A
- Authority
- JP
- Japan
- Prior art keywords
- data
- encoding
- line
- unit block
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
- H03M7/48—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind alternating with other codes during the code conversion process, e.g. run-length coding being performed only as long as sufficientlylong runs of digits of the same kind are present
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/419—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information in which encoding of the length of a succession of picture-elements of the same value along a scanning line is the only encoding step
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、ファクシミリ等の画像処理装置における符号
化処理装置に関する。
化処理装置に関する。
［従来技術］
一般にファクシミリ等の画像処理装置においては１画像
伝送時の伝送効率を向上させるため、画データの符号化
が行なわれる。しかし、符号化された画データがいつも
符号化前のデータ即ち未符号化データのビット数より少
なくなるとは限らず、むしろビット数が増す場合もある
。
伝送時の伝送効率を向上させるため、画データの符号化
が行なわれる。しかし、符号化された画データがいつも
符号化前のデータ即ち未符号化データのビット数より少
なくなるとは限らず、むしろビット数が増す場合もある
。
例えば、 ＭＨ方式によるランレングス符号化方式にお
いては、１ライン２０４８ビツト（８４判原稿で、分解
能が８ドツト／ ｍｍ ）の画データが符号化されると
ＥＯＬ（Ｅｎｄ Ｏｆ Ｌｉｎｅａｙｎｃ）符号も含め
て３２〜９２３６ビツトのデータになる。
いては、１ライン２０４８ビツト（８４判原稿で、分解
能が８ドツト／ ｍｍ ）の画データが符号化されると
ＥＯＬ（Ｅｎｄ Ｏｆ Ｌｉｎｅａｙｎｃ）符号も含め
て３２〜９２３６ビツトのデータになる。
そこで、符号化処理装置から出力される画データのビッ
ト数を少なくとも未符号化データビット数以下とするた
めに、従来から以下に述べるようないくつかの方式が提
案されている。
ト数を少なくとも未符号化データビット数以下とするた
めに、従来から以下に述べるようないくつかの方式が提
案されている。
その第１は、１単位ブロック分のデータ（ファクシミリ
の場合は１ライン分のデータに相当）を符号化してバッ
ファメモリに蓄積するとともにその蓄積量を監視し、そ
のビット数が未符号化データ１単位ブロック分のビット
数をオーバしたときには符号化を中止し、そのブロック
は未符号化データをそのまま出力する方式である。
の場合は１ライン分のデータに相当）を符号化してバッ
ファメモリに蓄積するとともにその蓄積量を監視し、そ
のビット数が未符号化データ１単位ブロック分のビット
数をオーバしたときには符号化を中止し、そのブロック
は未符号化データをそのまま出力する方式である。
また、第２の方式は、符号化を行なう前に１単位ブロッ
ク分のデータ毎のラン数（白黒変化点数）を計算し、あ
る一定数以上のときは符号化しないで出力する方式であ
る。
ク分のデータ毎のラン数（白黒変化点数）を計算し、あ
る一定数以上のときは符号化しないで出力する方式であ
る。
さらに、第３の方式は、単位ブロック分の符号化データ
のビット数が未符号化データ１単位ブロック分のビット
数より大きくなった場合は次の単位ブロックからは未符
号化データを出力し、この状態で単位ブロック分の符号
化データのビット数が未符号化データ１単位ブロック分
のビット数よりも小さくなった場合は次の単位ブロック
からは符号化データを出力する方式である。
のビット数が未符号化データ１単位ブロック分のビット
数より大きくなった場合は次の単位ブロックからは未符
号化データを出力し、この状態で単位ブロック分の符号
化データのビット数が未符号化データ１単位ブロック分
のビット数よりも小さくなった場合は次の単位ブロック
からは符号化データを出力する方式である。
これらの方式によれば、例えばファクシミリの場合には
１ライン２０４８ビツトのデータが３２〜（２０４８十
制御符号）ビットで伝送される結果、伝送効率が改善さ
れることになるし、また符号化データの出力光が蓄積装
置の場合は、メモリ容量の縮小化が可能となる。
１ライン２０４８ビツトのデータが３２〜（２０４８十
制御符号）ビットで伝送される結果、伝送効率が改善さ
れることになるし、また符号化データの出力光が蓄積装
置の場合は、メモリ容量の縮小化が可能となる。
しかし、上記第１および第２の方式によると、いずれも
多くのバッファメモリが必要となる上、第１の方式では
符号化の必要のないものまで符号化しなければならない
ことから、また、第２の方式では前以ってラン数の計算
を行ない、その結果によって必要なものは符号化しなけ
ればならないことから、いずれも処理が冗長となり、複
雑化する上、符号化処理装置に同じ未符号化データを繰
り返し入力する必要が生じ、データ処理時間が長くなる
欠点が生じる。また、第３の方式では、未符号化データ
を出力する間でも符号化処理を行なうので、制御が複雑
になるという欠点を生じる。
多くのバッファメモリが必要となる上、第１の方式では
符号化の必要のないものまで符号化しなければならない
ことから、また、第２の方式では前以ってラン数の計算
を行ない、その結果によって必要なものは符号化しなけ
ればならないことから、いずれも処理が冗長となり、複
雑化する上、符号化処理装置に同じ未符号化データを繰
り返し入力する必要が生じ、データ処理時間が長くなる
欠点が生じる。また、第３の方式では、未符号化データ
を出力する間でも符号化処理を行なうので、制御が複雑
になるという欠点を生じる。
［目的］
本発明は上記従来技術の欠点を除き、無駄のない符号化
処理を行なうことによって、構成が簡単にしてデータ処
理時間の短い符号化処理装置を提供することを目的とす
る。
処理を行なうことによって、構成が簡単にしてデータ処
理時間の短い符号化処理装置を提供することを目的とす
る。
［構成］
以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。
説明する。
第１図は、本発明の一実施例を示している。この実施例
はファクシミリ装置に適用される。
はファクシミリ装置に適用される。
同図において、スキャナ等の画信号発生装置（図示略）
から出力される画信号ＤＰはインターフェースｌに加え
られる。この画信号ＤＰは、単位ブロック分すなわち１
ライン分の量が例えば２．５ｍ５ｅｃの一定時間内に転
送される。
から出力される画信号ＤＰはインターフェースｌに加え
られる。この画信号ＤＰは、単位ブロック分すなわち１
ライン分の量が例えば２．５ｍ５ｅｃの一定時間内に転
送される。
２は所定の処理を実行するＣＰＵ （中央処理装置）、
３はＣＰＵ２の制御プログラム等を記憶するＲＯＭ （
リード・オンリ・メモリ）、４はＣＰＵ２のワークエリ
アをなすとともに、画信号ＤＰを記憶するＦＩＦＯ（Ｆ
ｉｒｓｔ −Ｉｎ−Ｆｉｒｓｔ、 −Ｏｕｔ、）ライン
バッファを構成するＲＡＭ （ランダム・アクセス・メ
モリ）である。
３はＣＰＵ２の制御プログラム等を記憶するＲＯＭ （
リード・オンリ・メモリ）、４はＣＰＵ２のワークエリ
アをなすとともに、画信号ＤＰを記憶するＦＩＦＯ（Ｆ
ｉｒｓｔ −Ｉｎ−Ｆｉｒｓｔ、 −Ｏｕｔ、）ライン
バッファを構成するＲＡＭ （ランダム・アクセス・メ
モリ）である。
５はＣＰＵ２により計時データがセットされて起動され
るタイマ、６は画信号ＤＰをＭｌｌ符号に変換するとと
もに逆変換する符号化復号化回路である。
るタイマ、６は画信号ＤＰをＭｌｌ符号に変換するとと
もに逆変換する符号化復号化回路である。
これらのインタフェース１．ＣＰＵ２．ＲＯＭ３．ＲＡ
Ｍ４．タイマ５および符号化復号化回路６間では、共通
バスＢＣを介して各種のデータがやりとりされる。
Ｍ４．タイマ５および符号化復号化回路６間では、共通
バスＢＣを介して各種のデータがやりとりされる。
第２図は、符号化復号化回路６の符号化系を示している
。入力部（図示略）より加えられた画信号ＯＰは、符号
化部６ａおよび制御信号付加部６ｂに加えられる。符号
化部６ａは画信号ＤＰをＭＨ符号に変換しその符号化デ
ータＤＣを出力選択部６ｃに出力する。
。入力部（図示略）より加えられた画信号ＯＰは、符号
化部６ａおよび制御信号付加部６ｂに加えられる。符号
化部６ａは画信号ＤＰをＭＨ符号に変換しその符号化デ
ータＤＣを出力選択部６ｃに出力する。
制御信号付加部６ｂは、１５４２分の画信号ＤＰにＥＯ
Ｃ符号および未符号化データであることを示す識別符号
を付加するとともに、データ「０」が５個連続した場合
無条件にデータ「１」を次に付加する１インサージヨン
を実行する。またこの制御信号付加部６ｂは、約１ｍ５
ｅｃで１ライン分の画信号ＤＰを処理して付加画信号Ｏ
Ａを形成し、これを出力選択部６ｃに加える。
Ｃ符号および未符号化データであることを示す識別符号
を付加するとともに、データ「０」が５個連続した場合
無条件にデータ「１」を次に付加する１インサージヨン
を実行する。またこの制御信号付加部６ｂは、約１ｍ５
ｅｃで１ライン分の画信号ＤＰを処理して付加画信号Ｏ
Ａを形成し、これを出力選択部６ｃに加える。
画信号ＤＰは、ＣＰＵ２によって１ライン毎にいったん
ＲＡＭ４のＦＩＦＯラインバッファに記憶される。この
画信号ＤＰは符号化部６ａに転送されて符号化が開始さ
れ、それと同時にＣＰＵ２はタイマ５に２．５ｍ５ｅｃ
の計時データをセットして起動する。
ＲＡＭ４のＦＩＦＯラインバッファに記憶される。この
画信号ＤＰは符号化部６ａに転送されて符号化が開始さ
れ、それと同時にＣＰＵ２はタイマ５に２．５ｍ５ｅｃ
の計時データをセットして起動する。
はじめの状態では出力選択部６Ｃは符号化データＤＣを
選択していて、これを出力部（図示略）に転送する。
選択していて、これを出力部（図示略）に転送する。
符号化復号化回路６は、１ライン分の符号化処理を終る
とＣＰＵ２にこれを通知し、これにより、ＣＰＵ２はタ
イマ５をリセットして計時動作を停止させる。
とＣＰＵ２にこれを通知し、これにより、ＣＰＵ２はタ
イマ５をリセットして計時動作を停止させる。
ところで、タイマ５はタイムアツプ状態になるとタイマ
アップ信号ＴＯを出力選択部６Ｃに加える。
アップ信号ＴＯを出力選択部６Ｃに加える。
これにより出力選択部６Ｃは、ＦＩＦＯラインバッファ
が空状態になったことをあられすエンプティ信号ＵＰが
ＣＰＵ２から加えられるまでの間は、付加画信号ＤＡを
選択して出力部に転送する。
が空状態になったことをあられすエンプティ信号ＵＰが
ＣＰＵ２から加えられるまでの間は、付加画信号ＤＡを
選択して出力部に転送する。
さて、いま第３図（ａ）に示したように各ライン（Ｌｌ
〜Ｌ１８・・・・・・）の画信号ＤＰが順次インターフ
ェース１からＲＡ Ｍ”’１１のＦＩＦＯバッファに記
憶されるものとする。なお、同図（ｂ）は符号化データ
ＤＣの、同図（ｃ）は付加画信号ＯＡの、同図（ｄ）は
タイマアップ信号ＴＯの、同図（ｅ）はエンプティ信号
ＵＰのそれぞれの出力状態を示し、符号化データＤＣお
よび付加画信号ＤＡのブロック内は対応するライン番号
を示す。
〜Ｌ１８・・・・・・）の画信号ＤＰが順次インターフ
ェース１からＲＡ Ｍ”’１１のＦＩＦＯバッファに記
憶されるものとする。なお、同図（ｂ）は符号化データ
ＤＣの、同図（ｃ）は付加画信号ＯＡの、同図（ｄ）は
タイマアップ信号ＴＯの、同図（ｅ）はエンプティ信号
ＵＰのそれぞれの出力状態を示し、符号化データＤＣお
よび付加画信号ＤＡのブロック内は対応するライン番号
を示す。
図において、はじめのラインＬ１は２．５ｍ５ｅｃより
短かい時間で符号化処理されたのでタイマアップ信号側
は発生せず、次のラインＬ２は符号化データＤＣが引き
続いて選択される。
短かい時間で符号化処理されたのでタイマアップ信号側
は発生せず、次のラインＬ２は符号化データＤＣが引き
続いて選択される。
このラインＬ２の符号化処理には２．５ｍ５ｅｃより長
い時間がかかったので、その途中でタイマアップ信号Ｔ
Ｏが発生し、これにより、次のラインＬ３では付加画信
号ＤＰが選択される。
い時間がかかったので、その途中でタイマアップ信号Ｔ
Ｏが発生し、これにより、次のラインＬ３では付加画信
号ＤＰが選択される。
ラインＬ２の符号化処理終了時点では、ＦＩＦＯライン
バッファにはラインＬ３の画信号叶のみが入力完了して
いるので、ラインＬ３の付加画信号ＤＡが出力終了した
時点でＣＰＵ ２よりエンプティ信号ＥＰが出力され、
次のラインＬ４は符号化データＤＣが選択される。
バッファにはラインＬ３の画信号叶のみが入力完了して
いるので、ラインＬ３の付加画信号ＤＡが出力終了した
時点でＣＰＵ ２よりエンプティ信号ＥＰが出力され、
次のラインＬ４は符号化データＤＣが選択される。
以後、同様の処理がくり返されてライン毎に符号化デー
タＤＣあるいは付加画信号ＤＡが選択制御され、次段装
置に出力される。
タＤＣあるいは付加画信号ＤＡが選択制御され、次段装
置に出力される。
ところでファクシミリ装置では、前述したように１ライ
ン分の画信号ＤＰは２０４８ビツトであり、ＭＨ符号化
データの最大値は９２３６ビツトである。したがって、
符号化データＤＣは、１ライン分の画信号ＤＰの最大約
４．５倍にまでなることが考えられる。
ン分の画信号ＤＰは２０４８ビツトであり、ＭＨ符号化
データの最大値は９２３６ビツトである。したがって、
符号化データＤＣは、１ライン分の画信号ＤＰの最大約
４．５倍にまでなることが考えられる。
かかる最大長の符号化データＤＣが連続する場合の各信
号の状態を第４図（ａ）〜（ｅ）に示す。なお、同図（
ｃ）の付加画信号ＤＡのブロックの下の丸イ１数字は、
各時点でのＦＩＦＯラインバッファの蓄積完了ライン数
を示している。
号の状態を第４図（ａ）〜（ｅ）に示す。なお、同図（
ｃ）の付加画信号ＤＡのブロックの下の丸イ１数字は、
各時点でのＦＩＦＯラインバッファの蓄積完了ライン数
を示している。
すなわち、ラインＬ１の符号化処理が終了した時点では
、ＦＩＦＯラインバッファにはラインＬ２〜Ｌ５の４ラ
イン分の画信号ＤＰが蓄積され、かつ、ラインＬ６の画
信号ＤＰが蓄積されつつある状態である。
、ＦＩＦＯラインバッファにはラインＬ２〜Ｌ５の４ラ
イン分の画信号ＤＰが蓄積され、かつ、ラインＬ６の画
信号ＤＰが蓄積されつつある状態である。
したがって、ＦＩＦＯラインバッファは、画信号ＤＰ５
ライン分あれば充分である。１ライン分の画信号ＤＰの
ビット数が２０４８なので、ＦＩＦＯラインバッファに
は１０２４０（１０Ｋ）ビット程度の小さな容量で足り
る。
ライン分あれば充分である。１ライン分の画信号ＤＰの
ビット数が２０４８なので、ＦＩＦＯラインバッファに
は１０２４０（１０Ｋ）ビット程度の小さな容量で足り
る。
一般的なファクシミリ原稿では前後のラインの間の相関
性が強く、例えば、原稿の白字部から文字部への変化で
あっても符号化のデータのビット数は１ライン間に急激
な変化はせず、過渡的なビット数のものが存在し、符号
化データのビット数が符号化前のビット数を越えたとし
ても、その変化点ではわずかの差であり、そのラインは
符号化データのまま出力しても効率はそれほど変わらな
い。
性が強く、例えば、原稿の白字部から文字部への変化で
あっても符号化のデータのビット数は１ライン間に急激
な変化はせず、過渡的なビット数のものが存在し、符号
化データのビット数が符号化前のビット数を越えたとし
ても、その変化点ではわずかの差であり、そのラインは
符号化データのまま出力しても効率はそれほど変わらな
い。
また、原稿の文字部から白字部への変化であっても同様
であり、次のラインより未符号化データから符号化デー
タへ切替えても効率はそれほど変わらない。
であり、次のラインより未符号化データから符号化デー
タへ切替えても効率はそれほど変わらない。
したがって、本発明により効率の低下はほとんどなく、
確実にデータ転送速度を一定値以下にできるとともに、
データ圧縮率を向上できる。また、上述のようなことは
他の画像情報についても言えるので、ファクシミリ装置
以外の装置についても本発明は有効である。
確実にデータ転送速度を一定値以下にできるとともに、
データ圧縮率を向上できる。また、上述のようなことは
他の画像情報についても言えるので、ファクシミリ装置
以外の装置についても本発明は有効である。
［効果］
以上説明したように、本発明によれば簡単な構成で、デ
ータ圧縮率を１以上にでき、がっ、データ処理速度が一
定値以上の符号化処理装置を実現できるという利点を得
る。
ータ圧縮率を１以上にでき、がっ、データ処理速度が一
定値以上の符号化処理装置を実現できるという利点を得
る。
第１図は本発明の一実施例を示したブロック図、第２図
は符号化復号化回路の符号化系を示したブロック図、第
３図（ａ）〜（ｅ）は第１図に示した装置の動作例を示
す波形図、第４図（ａ）〜（ｅ）は第１図に示した装置
の動作例を示す波形図である。 １・・・インターフニー不、２・・・ＣＰＵ （中央処
理装置）、３・・・ＲＯＭ （リード・オンリ・メモリ
）、４・・・ＲＡＭ （ランダム・アクセス・メモリ）
、５・・・タイマ、６・・・符号化復号化回路、６ａ・
・・符号化部、６ｂ・・・制御信号イ」加部、６ｃ・・
・出力選択部、ＢＣ・・・共通バス。 第７図 第２図
は符号化復号化回路の符号化系を示したブロック図、第
３図（ａ）〜（ｅ）は第１図に示した装置の動作例を示
す波形図、第４図（ａ）〜（ｅ）は第１図に示した装置
の動作例を示す波形図である。 １・・・インターフニー不、２・・・ＣＰＵ （中央処
理装置）、３・・・ＲＯＭ （リード・オンリ・メモリ
）、４・・・ＲＡＭ （ランダム・アクセス・メモリ）
、５・・・タイマ、６・・・符号化復号化回路、６ａ・
・・符号化部、６ｂ・・・制御信号イ」加部、６ｃ・・
・出力選択部、ＢＣ・・・共通バス。 第７図 第２図
Claims (1)
- （１）未符号化データを入力する入力手段と、前記入力
された未符号化データをいったん蓄積するバッファメモ
リと、該バッファメモリに蓄積した未符号化データを単
位ブロック毎に読み出してランレングス符号化する符号
化手段と、該符号化手段が単位ブロックの符号化処理に
要する時間を監視して所定値と比較し、その比較結果に
基づいて次の未符号化データの単位ブロックからは符号
化データを出力するか未符号化データを出力するかを選
択する選択制御手段を備えてなることを特徴とした符号
化処理装置。 （２、特許請求の範囲第１項記載において、前記選択制
御手段は、前記バッファメモリが空状態になると次の未
符号化データの単位ブロックからは符号化データを選択
することを特徴とした符号化処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057399A JPS60201774A (ja) | 1984-03-27 | 1984-03-27 | 符号化処理装置 |
| US06/714,872 US4623875A (en) | 1984-03-27 | 1985-03-22 | Coding device for image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057399A JPS60201774A (ja) | 1984-03-27 | 1984-03-27 | 符号化処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201774A true JPS60201774A (ja) | 1985-10-12 |
Family
ID=13054557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057399A Pending JPS60201774A (ja) | 1984-03-27 | 1984-03-27 | 符号化処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4623875A (ja) |
| JP (1) | JPS60201774A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386082A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | イメ−ジ処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816665B2 (ja) | 1975-10-30 | 1983-04-01 | ケイディディ株式会社 | フアクシミリシンゴウノフゴウカホウシキ |
| JPS53134340A (en) | 1977-04-28 | 1978-11-22 | Ricoh Co Ltd | Run length coding system |
-
1984
- 1984-03-27 JP JP59057399A patent/JPS60201774A/ja active Pending
-
1985
- 1985-03-22 US US06/714,872 patent/US4623875A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4623875A (en) | 1986-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0089797B1 (en) | Digital image information compression and decompression method and apparatus | |
| EP0564227B1 (en) | Image encoding apparatus and method | |
| US4131915A (en) | Facsimile signal transmission system | |
| US5493407A (en) | Encoder in facsimile apparatus generates code words with one bit address indicating remaining bits are raw unencoded data when number of pixels in a run length are below a predetermined number | |
| EP0083247A2 (en) | Facsimile data converting system | |
| US4799110A (en) | Image signal coding apparatus | |
| JPS60201774A (ja) | 符号化処理装置 | |
| US5202771A (en) | Image data compression system and facsimile machine employing the image data compression system | |
| JPS6329472B2 (ja) | ||
| JP3433276B2 (ja) | 画像信号圧縮方法及び装置，画像信号復元方法及び装置，画像信号圧縮・復元方法及び装置，並びにプリンタ装置 | |
| US5452092A (en) | Changing pixel detector for coding of image data | |
| US5243435A (en) | Method of decoding MR codes of continuous vertical mode data for the same change points | |
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| EP0606076A1 (en) | Reader for a facsimile apparatus | |
| JP3251361B2 (ja) | ファクシミリ装置 | |
| JPS63117562A (ja) | イメ−ジデ−タ符号化方式 | |
| JPS6231257A (ja) | 画像信号の二次元符号化装置 | |
| KR930004002B1 (ko) | 도트 퍼 인치 변환회로 | |
| JP3395924B2 (ja) | 画像入力制御装置 | |
| JPS61256868A (ja) | デ−タ処理方式 | |
| JPH0767140B2 (ja) | フアクシミリ装置 | |
| JPH0568149B2 (ja) | ||
| JPH06101792B2 (ja) | 画データ結合装置 | |
| JPS6231261A (ja) | 画像信号の符号化装置 | |
| JPS6233793B2 (ja) |