JPS6020276A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS6020276A JPS6020276A JP12881183A JP12881183A JPS6020276A JP S6020276 A JPS6020276 A JP S6020276A JP 12881183 A JP12881183 A JP 12881183A JP 12881183 A JP12881183 A JP 12881183A JP S6020276 A JPS6020276 A JP S6020276A
- Authority
- JP
- Japan
- Prior art keywords
- service processor
- microprogram
- instruction
- cpu
- 5igp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はマルチプロセッサシステムに係り、特にサービ
スプロセッサにシグナルプロセッサ命令（以下、５ＩＧ
Ｐ命令という。）を用いて処理を依頼した場合にその依
頼したマイクロプログラム計算機における次の命令実行
の開始時刻を早めるよう改善したマルチプロセッサシス
テムに関する。
スプロセッサにシグナルプロセッサ命令（以下、５ＩＧ
Ｐ命令という。）を用いて処理を依頼した場合にその依
頼したマイクロプログラム計算機における次の命令実行
の開始時刻を早めるよう改善したマルチプロセッサシス
テムに関する。
（ロ）技術の背景
２台のマイクロプログラム計算機にサービスプロセッサ
を加えたマルチプロセッサシステムが実用に供されてい
る。このシステムにおいては、２台のマイクロプログラ
ム計算機並びにこれらとサービスプロセッサ間の情報処
理に５ＩＧＰ命令が用いられている。この５ＩＧＰ命令
を用いる場合にいづれのマイクロプログラム計算機にお
いても可及的短時間のうちに次の命令実行に移れること
が処理速度の向上という観点から強（望まれるところで
ある。
を加えたマルチプロセッサシステムが実用に供されてい
る。このシステムにおいては、２台のマイクロプログラ
ム計算機並びにこれらとサービスプロセッサ間の情報処
理に５ＩＧＰ命令が用いられている。この５ＩＧＰ命令
を用いる場合にいづれのマイクロプログラム計算機にお
いても可及的短時間のうちに次の命令実行に移れること
が処理速度の向上という観点から強（望まれるところで
ある。
しかしながら、従来のマルチプロセッサシステムにおい
ては、そのシステム構成上の制約からシステムを構成す
る自系のマイクロプログラム計算機から５ＩＧＰ命令を
発行した場合には、サービスプロセッサにおける処理が
終了するまで次の命令実行に移れないという不蔀合があ
り、これを解決し得る技術的手段の開発が要望されて久
しい。
ては、そのシステム構成上の制約からシステムを構成す
る自系のマイクロプログラム計算機から５ＩＧＰ命令を
発行した場合には、サービスプロセッサにおける処理が
終了するまで次の命令実行に移れないという不蔀合があ
り、これを解決し得る技術的手段の開発が要望されて久
しい。
（ハ）従来技術と問題点
従来マルチプロセッサシステムにおいて、、２つのマイ
クロプログラム計算機が５ＩＧＰ命令をサービスプロセ
ッサに対し発行してサービスプロセッサに相対計算機の
制御を依頼する場合の競合を防止するための手段として
、ＣＰＵ ＢＳＹビットという５ＩＧＰ命令制御ビツト
を用いている。
クロプログラム計算機が５ＩＧＰ命令をサービスプロセ
ッサに対し発行してサービスプロセッサに相対計算機の
制御を依頼する場合の競合を防止するための手段として
、ＣＰＵ ＢＳＹビットという５ＩＧＰ命令制御ビツト
を用いている。
しかし、そのＣＰＵ ＢＳＹビットはマイクロプログラ
ム計算機が５ＩＧＰ命令を用いてサービスプロセッサに
処理を依頼した場合に、サービスプロセッサはその処理
を進める系とは反対側の系のＣＰＵ ＢＳＹビットがセ
ットされるように構成されている。
ム計算機が５ＩＧＰ命令を用いてサービスプロセッサに
処理を依頼した場合に、サービスプロセッサはその処理
を進める系とは反対側の系のＣＰＵ ＢＳＹビットがセ
ットされるように構成されている。
そのため、反対側の系にあるマイクロプログラム計算機
はサービスプロセッサの処理が終了しない適時に次の命
令の実行に移行し得るのであるが、処理を進める系のマ
イクロプログラム計算機はサービスプロセッサの処理が
終了するまで次の命令の実行に入れず、上記終了の到来
までの待機を余儀なくされていた。
はサービスプロセッサの処理が終了しない適時に次の命
令の実行に移行し得るのであるが、処理を進める系のマ
イクロプログラム計算機はサービスプロセッサの処理が
終了するまで次の命令の実行に入れず、上記終了の到来
までの待機を余儀なくされていた。
仁）発明の目的
本発明は上述したような従来システムの有する欠点に鑑
みて創案されたもので、その目的はサービスプロセッサ
に処理を依頼したマイクロプログラム計算機の次の命令
実行の開始を可及的早期の時刻へ移して５ＩＧＰ命令の
実行時間の短縮を図り、システム性能を向上させ得るマ
ルチプロセッサシステムを提供することにある。
みて創案されたもので、その目的はサービスプロセッサ
に処理を依頼したマイクロプログラム計算機の次の命令
実行の開始を可及的早期の時刻へ移して５ＩＧＰ命令の
実行時間の短縮を図り、システム性能を向上させ得るマ
ルチプロセッサシステムを提供することにある。
け）発明の構成
そして、この目的達成のため、本発明システムは２台の
マイクロプログラム計算機並びにこれらとサービスプロ
セッサとの間の情報処理にシグナルプロセッサ命令（以
下、５ｉｃｐ命令という。）を用いる妄ルチプロセッサ
システムであって、上記２台のマイクロプログラム計算
機間のプライオリティを、自系のマイクロプログラムに
より書込みのみが可能で且つ他系のマイクロプログラム
により読み出しのみが可能な５ＩＧＰ命令制御ピツ）
（ＳＩＧＰ ＢＳＹビット）を用いているマルチプロセ
ッサシステムにおいて、上記サービスプロセッサにより
読み出し／書込みが可能で且つ自系のマイクロプログラ
ムにより読み出しのみが可能な５ＩＧＰ命令制御ビツト
ＣＰＵ ＢＳＹＯ及びＣＰＵ ＢＳＹＩを各糸鋸に設け
た制御レジスタと、プライオリティを与えられたマイク
ロプログラム計算機のマイクロプログラムが５ＩＧＰ命
令を用いて上記サービスプロセッサに処理を依頼した場
合にその処理を実行する系がθ系ならば両系のＣＰＵ
ＢＳＹＯをセットし、ｌ系ならば両系のＣＰＵ ＢＳＹ
Ｉをセットし、上記処理終了時にセットされたＣＰＵ
ＢＳＹビットをオフにするＣＰＵ ＢＳＹビットオンオ
フ制御手段と、マイクロプログラムが０系に対する５Ｉ
ＧＰ命令の実行において上記サービスプロセッサにその
処理を依頼する場合にはＣＰＵ ＢＳＹＯを、マイクロ
プログラムが１系に対する５ＩＧＰ命令の実行において
上記サービスプロセッサにその処理を依頼する場合には
ＣＰＵ Ｂ’ＳＹＩを 参照し、その参照ビットがオン
にあるならば当該 ５ＩＧＰ命令について上記サービス
プロセッサへ処理を依頼せず、上記参照ピントがオフに
あるならば当ｉｓ Ｉ ＧＰ命令について上記サービス
プロセッサへ処理を依頼する手段と、上記サービスプロ
セッサの処理開始に先立って上記サービスプロセッサか
ら上記サービスプロセッサへ処理依頼を発した系に対し
て応答信号を返す手段と、上記応答信号に応答する系に
次の命令の実行を生せしめる手段を備えて構成したもの
である。
マイクロプログラム計算機並びにこれらとサービスプロ
セッサとの間の情報処理にシグナルプロセッサ命令（以
下、５ｉｃｐ命令という。）を用いる妄ルチプロセッサ
システムであって、上記２台のマイクロプログラム計算
機間のプライオリティを、自系のマイクロプログラムに
より書込みのみが可能で且つ他系のマイクロプログラム
により読み出しのみが可能な５ＩＧＰ命令制御ピツ）
（ＳＩＧＰ ＢＳＹビット）を用いているマルチプロセ
ッサシステムにおいて、上記サービスプロセッサにより
読み出し／書込みが可能で且つ自系のマイクロプログラ
ムにより読み出しのみが可能な５ＩＧＰ命令制御ビツト
ＣＰＵ ＢＳＹＯ及びＣＰＵ ＢＳＹＩを各糸鋸に設け
た制御レジスタと、プライオリティを与えられたマイク
ロプログラム計算機のマイクロプログラムが５ＩＧＰ命
令を用いて上記サービスプロセッサに処理を依頼した場
合にその処理を実行する系がθ系ならば両系のＣＰＵ
ＢＳＹＯをセットし、ｌ系ならば両系のＣＰＵ ＢＳＹ
Ｉをセットし、上記処理終了時にセットされたＣＰＵ
ＢＳＹビットをオフにするＣＰＵ ＢＳＹビットオンオ
フ制御手段と、マイクロプログラムが０系に対する５Ｉ
ＧＰ命令の実行において上記サービスプロセッサにその
処理を依頼する場合にはＣＰＵ ＢＳＹＯを、マイクロ
プログラムが１系に対する５ＩＧＰ命令の実行において
上記サービスプロセッサにその処理を依頼する場合には
ＣＰＵ Ｂ’ＳＹＩを 参照し、その参照ビットがオン
にあるならば当該 ５ＩＧＰ命令について上記サービス
プロセッサへ処理を依頼せず、上記参照ピントがオフに
あるならば当ｉｓ Ｉ ＧＰ命令について上記サービス
プロセッサへ処理を依頼する手段と、上記サービスプロ
セッサの処理開始に先立って上記サービスプロセッサか
ら上記サービスプロセッサへ処理依頼を発した系に対し
て応答信号を返す手段と、上記応答信号に応答する系に
次の命令の実行を生せしめる手段を備えて構成したもの
である。
（へ）発明の実施例
以下、添付図面を参照しながら、本発明の詳細な説明す
る。
る。
第１図は本発明を実施するマルチプロセッサシステムを
示す。この図において、一点鎖線の左側の回路は０”系
のマイクロプログラム計算機を示し、又その右側の回路
はｌ”系のマイクロプログラム計算機を示す。そして、
μ０は“０”系のマイクロプログラムで、μｍは”１”
系のマイクロプログラムである。ＳＶＰは号−ビスプロ
セッサである。１は“０”系の制御レジスタで、２は“
１”系の制御レジスタである。制御レジスタ１．２中の
制御ビット３，４は５ｆＧＰ命令制御ビツトのうちの５
ＩＧＰ ＢＳＹビットであり、制御ビット５．６及び７
，８は５ＩＧＰ命令制御ピントのうちのＣＰＵ ＢＳＹ
Ｏビット及びＣＰＵ ＢＳＹＩビットである。制御ビッ
ト３．４の書込みは夫々、５ＩＧＰ ＢＳＹピント書込
み信号線９．１０を介して自系のマイクロプログラムμ
０２μｍによってのみ可能とされる一方、それらの読み
出しは５ＩＧＰ ＢＳＹビット読み出し線１１．１２を
介して他系のマイクロプログラムμｍ、μ０によっての
み可能とされている。又、制御ビット５，７及び６，８
の書込み／読み出しは夫々、ＣＰＵ ＢＳＹビット書込
み信号線１３゜１４及びＣＰＵ ＢＳＹビット読み出し
信号線１５．１６を介してサービスプロセッサＳｖＰに
よって行なわれ得るが、制御ビット５，７及び６゜８の
読み出しがＣＰｔＪ ＢＳＹビット読み出し信号線１７
．１８を介して自系のマイクロプログラムによってのみ
行なわれる。
示す。この図において、一点鎖線の左側の回路は０”系
のマイクロプログラム計算機を示し、又その右側の回路
はｌ”系のマイクロプログラム計算機を示す。そして、
μ０は“０”系のマイクロプログラムで、μｍは”１”
系のマイクロプログラムである。ＳＶＰは号−ビスプロ
セッサである。１は“０”系の制御レジスタで、２は“
１”系の制御レジスタである。制御レジスタ１．２中の
制御ビット３，４は５ｆＧＰ命令制御ビツトのうちの５
ＩＧＰ ＢＳＹビットであり、制御ビット５．６及び７
，８は５ＩＧＰ命令制御ピントのうちのＣＰＵ ＢＳＹ
Ｏビット及びＣＰＵ ＢＳＹＩビットである。制御ビッ
ト３．４の書込みは夫々、５ＩＧＰ ＢＳＹピント書込
み信号線９．１０を介して自系のマイクロプログラムμ
０２μｍによってのみ可能とされる一方、それらの読み
出しは５ＩＧＰ ＢＳＹビット読み出し線１１．１２を
介して他系のマイクロプログラムμｍ、μ０によっての
み可能とされている。又、制御ビット５，７及び６，８
の書込み／読み出しは夫々、ＣＰＵ ＢＳＹビット書込
み信号線１３゜１４及びＣＰＵ ＢＳＹビット読み出し
信号線１５．１６を介してサービスプロセッサＳｖＰに
よって行なわれ得るが、制御ビット５，７及び６゜８の
読み出しがＣＰｔＪ ＢＳＹビット読み出し信号線１７
．１８を介して自系のマイクロプログラムによってのみ
行なわれる。
５ＩＧＰ ＢＳＹビットは２台のマイクロプログラム計
算機間で相手に又は自己に対して発行される５ＩＧＰ命
令間の競合を防止する手段として用いられるものであり
、ＣＰＵ ＢＳＹビット５゜７及び６，８は２台のマイ
クロプログラム計算機が５ＩＧＰ命令をサービスプロセ
ッサＳＶＰに対し発行し、サービスプロセッサＳｖＰに
相手計算機の制御を依頼する場合の競合、制御の処理に
用いる手段である。
算機間で相手に又は自己に対して発行される５ＩＧＰ命
令間の競合を防止する手段として用いられるものであり
、ＣＰＵ ＢＳＹビット５゜７及び６，８は２台のマイ
クロプログラム計算機が５ＩＧＰ命令をサービスプロセ
ッサＳＶＰに対し発行し、サービスプロセッサＳｖＰに
相手計算機の制御を依頼する場合の競合、制御の処理に
用いる手段である。
１８及び１９は夫々、“０″系及び“１ゝ系の割込み原
因表示レジスタであり、これらのレジスタは８ビツトレ
ジスタであり、サービスプロセッサｓｖｐからの割込み
原因表示書込み信号線２０゜２１を介してセントされ、
又割込み原因表示読み出し信号線２２．２３を介して、
サービスプロセッサＳｖＰへ処理依頼を発した系のマイ
クロプログラムによって読み出されるように構成されて
いる。
因表示レジスタであり、これらのレジスタは８ビツトレ
ジスタであり、サービスプロセッサｓｖｐからの割込み
原因表示書込み信号線２０゜２１を介してセントされ、
又割込み原因表示読み出し信号線２２．２３を介して、
サービスプロセッサＳｖＰへ処理依頼を発した系のマイ
クロプログラムによって読み出されるように構成されて
いる。
なお、本発明システムにおける５ＩＧＰ命令も従来と同
様、センス（ｓｅｎｃｅ ）オーダ（副命令、以下同様
）、外部呼出しくｅｘｔｅｒｎａｌ ｃａｌｌ ）オー
ダ、緊急信号（ｅｍｅｒｇｅｎｃｙ ｓｉｇｎａｌ）オ
ーダ、始動（ｓｔａｒｔ ）オーダ、停止（ｓｔｏｐ）
オーダ、再始動（ｒｅｓｔａｒｔ ）オーダ、初期プロ
グラムリセット（ｉｎｉｔｉａｌ ｐｒｏｇｒａｔａ
ｒｅｓｅｔ ）オーダ、プログラムリセット（ｐｒｏｇ
ｒａｏ＋ ｒｅｓｅｔ ）オーダ、停止−状況記憶（ｓ
ｔｏｐ ａｎｄ ５ｔｏｒｅ ５ｔａｔｕｓ ）オーダ
、初期マイクロプログラムロード（ｉｎｉｔｉａｌ ｍ
ｉｃｒｏｐｒｏｇｒａｍ １ｏａｄ ）オーダ、初期Ｃ
ＰＵリセット（ｉｎｉｔｉａｌ ＣＰＵ ｒｅｓｅｔ
）オーダ、及びＣＰＵリセット（ＣＰＵ ｒｅｓｅｔ
）オーダで構成される。
様、センス（ｓｅｎｃｅ ）オーダ（副命令、以下同様
）、外部呼出しくｅｘｔｅｒｎａｌ ｃａｌｌ ）オー
ダ、緊急信号（ｅｍｅｒｇｅｎｃｙ ｓｉｇｎａｌ）オ
ーダ、始動（ｓｔａｒｔ ）オーダ、停止（ｓｔｏｐ）
オーダ、再始動（ｒｅｓｔａｒｔ ）オーダ、初期プロ
グラムリセット（ｉｎｉｔｉａｌ ｐｒｏｇｒａｔａ
ｒｅｓｅｔ ）オーダ、プログラムリセット（ｐｒｏｇ
ｒａｏ＋ ｒｅｓｅｔ ）オーダ、停止−状況記憶（ｓ
ｔｏｐ ａｎｄ ５ｔｏｒｅ ５ｔａｔｕｓ ）オーダ
、初期マイクロプログラムロード（ｉｎｉｔｉａｌ ｍ
ｉｃｒｏｐｒｏｇｒａｍ １ｏａｄ ）オーダ、初期Ｃ
ＰＵリセット（ｉｎｉｔｉａｌ ＣＰＵ ｒｅｓｅｔ
）オーダ、及びＣＰＵリセット（ＣＰＵ ｒｅｓｅｔ
）オーダで構成される。
次に、上述構成の本発明システムにおいて実現される特
長を第２図及び第３図のフローチャートを用いて説明す
る。
長を第２図及び第３図のフローチャートを用いて説明す
る。
上述のマルチプロセッサシステムが動作状態に入ってお
り、第２図に示すようなマイクロプログラム処理が開始
されたとする（ステップＳｌ）。
り、第２図に示すようなマイクロプログラム処理が開始
されたとする（ステップＳｌ）。
そして、発行されている５ＩＧＰ命令が自系に対しての
ものか、又は他系に対してのものかの判定がステップＳ
２でなされる。このフローチャートでは、便宜上、自系
を０”系とし、他系を“１”系とする。
ものか、又は他系に対してのものかの判定がステップＳ
２でなされる。このフローチャートでは、便宜上、自系
を０”系とし、他系を“１”系とする。
そして、その判定が肯定（Ｙ）、っまり５ＩＧＰ命令が
自系に対して発行されている場合にはステップＳ３にお
いてＣＰＵ ＢＳＹＯがオンになっているか否かが判定
される。ＣＰＵ ＢＳＹＯ＝１なら、コンディションコ
ードＣＣ＝２つまり使用中である旨の表示をしてその処
理を終了するが、ＣＰＵ ＢＳＹＯ−０ならば、オーダ
の種別判定に入り（ステップｓ４）、そのオーダが５ｔ
ａｒｔ、 ｒｅｓｔａｒｔ、５ｅｎｓｅ、又はｅｍｅｒ
ｇｅｎｃｙ ｃａｌｌである場合には自系のマイクロプ
ログラムによるその処理に入り（ステップＳ５）、又オ
ーダが無効なもの（ｉｎｖａｌｉｄ ）であるならば、
ステップｓ６でコンディションコードＣＣをＣＣ＝１、
つまり無効なオーダとしてその処理を終了する。
自系に対して発行されている場合にはステップＳ３にお
いてＣＰＵ ＢＳＹＯがオンになっているか否かが判定
される。ＣＰＵ ＢＳＹＯ＝１なら、コンディションコ
ードＣＣ＝２つまり使用中である旨の表示をしてその処
理を終了するが、ＣＰＵ ＢＳＹＯ−０ならば、オーダ
の種別判定に入り（ステップｓ４）、そのオーダが５ｔ
ａｒｔ、 ｒｅｓｔａｒｔ、５ｅｎｓｅ、又はｅｍｅｒ
ｇｅｎｃｙ ｃａｌｌである場合には自系のマイクロプ
ログラムによるその処理に入り（ステップＳ５）、又オ
ーダが無効なもの（ｉｎｖａｌｉｄ ）であるならば、
ステップｓ６でコンディションコードＣＣをＣＣ＝１、
つまり無効なオーダとしてその処理を終了する。
又、ステップＳ２での判定が他系であることを示すなら
ばステップＳ７へ進み、そこでｃＰＵＢＳＹ１＝１であ
ることが示されると、ステップＳ２と同様、ＣＣ＝２に
しそその処理を終了する。
ばステップＳ７へ進み、そこでｃＰＵＢＳＹ１＝１であ
ることが示されると、ステップＳ２と同様、ＣＣ＝２に
しそその処理を終了する。
ステップＳ７での判定がＣＰＵ ＢＳＹ１＝０であるこ
とを示すならば、ステップｓ８におけるオーダの種別判
定に入り、そのオーダが３ｅｎｓｅ＋ ｅｘｔｅｒｎａ
ｌ ｃａｌＬ又はｅｍｅｒｇｅｎｃｙ ｃａｌｌである
ならば他系のマイクロプログラムによるその処理に入り
（ステップＳ９）、又オーダが無効なものであるならば
自系の処理と同様、ステップｓ６に入る。
とを示すならば、ステップｓ８におけるオーダの種別判
定に入り、そのオーダが３ｅｎｓｅ＋ ｅｘｔｅｒｎａ
ｌ ｃａｌＬ又はｅｍｅｒｇｅｎｃｙ ｃａｌｌである
ならば他系のマイクロプログラムによるその処理に入り
（ステップＳ９）、又オーダが無効なものであるならば
自系の処理と同様、ステップｓ６に入る。
このようにして、サービスプロセッサに対するオーダが
両系から発生された場合には、ステップ３１０において
５ＩＧＰ Ｂゝ・ｓＹビフトを用いてプライオリティを
決められる。こうして、プライオリティを与えられた系
のマイクロプログラムはコンソールリクエスト（ＣＮＳ
Ｌ ＲＥＱ）をオンにしてサービスプロセッサＳＶＰに
割り込む（ステップ５１１）一方、そのマイクロプログ
ラムはステップＳ１２でサービスプロセッサＳｖＰによ
る受付けが所定時間内に行なわれるか、又はサービスプ
ロセッサエラー（ＳＶＰ ＥＲ＝１）が生ずるかを判定
する。
両系から発生された場合には、ステップ３１０において
５ＩＧＰ Ｂゝ・ｓＹビフトを用いてプライオリティを
決められる。こうして、プライオリティを与えられた系
のマイクロプログラムはコンソールリクエスト（ＣＮＳ
Ｌ ＲＥＱ）をオンにしてサービスプロセッサＳＶＰに
割り込む（ステップ５１１）一方、そのマイクロプログ
ラムはステップＳ１２でサービスプロセッサＳｖＰによ
る受付けが所定時間内に行なわれるか、又はサービスプ
ロセッサエラー（ＳＶＰ ＥＲ＝１）が生ずるかを判定
する。
この判定中に、所定時間内にサービスプロセッサＳｖＰ
による受付けがな（タイムアウトになるか、ＳＶＰ Ｅ
ＲＩになると、ステップＳ１３へ進み、コンディション
コードＣＣをＣＧ＝１で処理続行不可能の表示をしてそ
の処理を終了する。
による受付けがな（タイムアウトになるか、ＳＶＰ Ｅ
ＲＩになると、ステップＳ１３へ進み、コンディション
コードＣＣをＣＧ＝１で処理続行不可能の表示をしてそ
の処理を終了する。
逆に、所定時間内にサービスプロセッサＳＶＰによる受
付けがある、即ちＡＣＰＴ＝１ （これは第３図のサー
ビスプロセッサ処理フロー中の、サービスプロセッサＳ
ｖＰへ割込みが行なわれ、その割込みが受付けられ、そ
の旨を表示するステップ３３０におけるＡＣＰＴ−１に
対応する。）になると、このフローチャートステップま
で処理を許容された系、即ちサービスプロセッサに処理
を依頼した系、例えば自系のマイクロプログラムがステ
ップ３１４で割込み原因表示レジスタ（ＣＮＳＬＣ１？
）１８の内容が０であるか否かを判定し、もし０である
ならばループＬ１を繰り返す。
付けがある、即ちＡＣＰＴ＝１ （これは第３図のサー
ビスプロセッサ処理フロー中の、サービスプロセッサＳ
ｖＰへ割込みが行なわれ、その割込みが受付けられ、そ
の旨を表示するステップ３３０におけるＡＣＰＴ−１に
対応する。）になると、このフローチャートステップま
で処理を許容された系、即ちサービスプロセッサに処理
を依頼した系、例えば自系のマイクロプログラムがステ
ップ３１４で割込み原因表示レジスタ（ＣＮＳＬＣ１？
）１８の内容が０であるか否かを判定し、もし０である
ならばループＬ１を繰り返す。
一方、上述のように、割込みを受付けたサービスプロセ
ッサｓｖｐはステップＳ３０でＡＣＰＴ＝１とした後処
理が実行される系が“０′系であるか”１”系であるか
をス妄ツブＳ３１で判定する。
ッサｓｖｐはステップＳ３０でＡＣＰＴ＝１とした後処
理が実行される系が“０′系であるか”１”系であるか
をス妄ツブＳ３１で判定する。
その判定が“０”系であることを示すと、ステップ５３
２Ｔ：ＣＰＵ ＢＳＹＯが１であるかｏであるかの判定
を行なう。もし１であるならば、ＣＮ５ＬＣＲ＝ＩＣに
セットしてマイクロプログラムに割込む。マイクロプロ
グラム側では上述の如くステップ３１４においてＣＮ５
ＬＣＲ＝０であるか否かの判定を行なっているから、上
述のようにマイクロプログラムへの割込みが生ずると、
第２図のフローはステップＳ１５へ進み、その判定が肯
定（Ｙ）となり、ス５− ｙブＳ １６７−ＣＣ＝２゜
５ＩＧＰ ＢＳＹ＝０にセントして第２図のフロ−は終
了する。
２Ｔ：ＣＰＵ ＢＳＹＯが１であるかｏであるかの判定
を行なう。もし１であるならば、ＣＮ５ＬＣＲ＝ＩＣに
セットしてマイクロプログラムに割込む。マイクロプロ
グラム側では上述の如くステップ３１４においてＣＮ５
ＬＣＲ＝０であるか否かの判定を行なっているから、上
述のようにマイクロプログラムへの割込みが生ずると、
第２図のフローはステップＳ１５へ進み、その判定が肯
定（Ｙ）となり、ス５− ｙブＳ １６７−ＣＣ＝２゜
５ＩＧＰ ＢＳＹ＝０にセントして第２図のフロ−は終
了する。
逆に、ＣＰＵ ＢＳＹＯ＝Ｏならば、ステップＳ３３に
おいて、両系のＣＰＵ ＢＳＹＯ＝１にセットし、次い
でステップ３３４でＣＮ５ＬＣＲ−１Ｂにセントする。
おいて、両系のＣＰＵ ＢＳＹＯ＝１にセットし、次い
でステップ３３４でＣＮ５ＬＣＲ−１Ｂにセントする。
そして、ステップＳ３５でコマンドの実行に入り、その
終了があった（ステップＳ３６のＹ）後、両系のＣＰＵ
ＢＳＹＯ＝０にして（ステップ５３７）その処理を終
了する。
終了があった（ステップＳ３６のＹ）後、両系のＣＰＵ
ＢＳＹＯ＝０にして（ステップ５３７）その処理を終
了する。
このような処理が進行される途中のステップＳ３４にお
いて、ＣＮ５ＬＣＲ＝ＩＢにセットされたから、マイク
ロプログラム側でのＣＮ５ＬＣＲ−〇であるか否かの判
定が否定（≠０）となり、又ステップ５１５の判定も否
定（Ｎ）となり、ステップ３１７に至る。
いて、ＣＮ５ＬＣＲ＝ＩＢにセットされたから、マイク
ロプログラム側でのＣＮ５ＬＣＲ−〇であるか否かの判
定が否定（≠０）となり、又ステップ５１５の判定も否
定（Ｎ）となり、ステップ３１７に至る。
そのステップ５１７の判定は肯定になるから、ステップ
３１Ｂにおいて、ＣＣ−０＜オーダ受付可能）、５ＩＧ
Ｐ ＢＳＹ＝０としてその処理を終了して次の命令実行
に入ることが出来る。
３１Ｂにおいて、ＣＣ−０＜オーダ受付可能）、５ＩＧ
Ｐ ＢＳＹ＝０としてその処理を終了して次の命令実行
に入ることが出来る。
従って、上述のところから明らかなように、本発明によ
れば、サービスプロセッサＳｖＰに対し処理を依頼した
系が自系であっても、サービスプロセッサＳｖＰの処理
終了を待たずに次の命令の処理に入ることが出来る。そ
の結果として、５１ｃｐ命令の実行時間が短縮され、シ
ステム性能の向上となる。
れば、サービスプロセッサＳｖＰに対し処理を依頼した
系が自系であっても、サービスプロセッサＳｖＰの処理
終了を待たずに次の命令の処理に入ることが出来る。そ
の結果として、５１ｃｐ命令の実行時間が短縮され、シ
ステム性能の向上となる。
又、このような効果は他系についても得られる。
この場合、自系と異なるところは、ステップｓ３１の判
定が“１”系となりミステップＳ３Ｂでの判定がＣＰＵ
ＢＳＹＩについて行なわれ、ステップＳ ３９ ニお
いて両系（７）ＣＰＵ ＢＳＹ１＝１にセントされるこ
とである。又、第３図のステップＳ４１〜ｓ４３はステ
ップ３３５〜ｓ３７に対応する。
定が“１”系となりミステップＳ３Ｂでの判定がＣＰＵ
ＢＳＹＩについて行なわれ、ステップＳ ３９ ニお
いて両系（７）ＣＰＵ ＢＳＹ１＝１にセントされるこ
とである。又、第３図のステップＳ４１〜ｓ４３はステ
ップ３３５〜ｓ３７に対応する。
なお、上述の説明では“０”系を自系にとって説明した
が、“１″系が自系となる場合には“０”系が他系とな
り、それに伴って上記説明の各所で現われた自系λ他秦
とは入ｉ代わる。
が、“１″系が自系となる場合には“０”系が他系とな
り、それに伴って上記説明の各所で現われた自系λ他秦
とは入ｉ代わる。
（ト）発明の効果
以上述べたように、本発明によれば、
■サービスプロセンサに５ＩＧＦ命令の実行を依頼した
場合、その実行する系が自系であっても、す′−ビスプ
ロセッサの処理終了を待たずに次の命令の処理に移れ、 ■従って・５ＩＧＰ命令の実行時間は短縮されることと
なり、 ■ひいてはシステム性能の向上となる、等の効果が得ら
れる。
場合、その実行する系が自系であっても、す′−ビスプ
ロセッサの処理終了を待たずに次の命令の処理に移れ、 ■従って・５ＩＧＰ命令の実行時間は短縮されることと
なり、 ■ひいてはシステム性能の向上となる、等の効果が得ら
れる。
第１図は本発明を実施するマルチプロセッサシステムを
示す図、第２図は第り図システムの動作説明に用いるマ
イクロプログラムの処理フローチャートを示す図、第３
図は第１図システムの動作説明に用いるサービスプロセ
ッサの処理フローチャートを示す図である。 図中、１，２は制御レジスタ、μ０は６ｏ”系のマイク
ロプログラム、石１は“１″系のマイクロプログラム、
ｓｖＰはサービスプロセッサ、３゜４は５ＩＧＰ ＢＳ
Ｙビット、５，６はＣＰＵＢ Ｓ Ｙ Ｏヒｙト、７，
８はＣＰＵ ＢＳＹ１ビット、１８．１９は割込み原因
表示レジスタである。 −４１４− 第３図
示す図、第２図は第り図システムの動作説明に用いるマ
イクロプログラムの処理フローチャートを示す図、第３
図は第１図システムの動作説明に用いるサービスプロセ
ッサの処理フローチャートを示す図である。 図中、１，２は制御レジスタ、μ０は６ｏ”系のマイク
ロプログラム、石１は“１″系のマイクロプログラム、
ｓｖＰはサービスプロセッサ、３゜４は５ＩＧＰ ＢＳ
Ｙビット、５，６はＣＰＵＢ Ｓ Ｙ Ｏヒｙト、７，
８はＣＰＵ ＢＳＹ１ビット、１８．１９は割込み原因
表示レジスタである。 −４１４− 第３図
Claims (1)
- ２台のマイクロプログラム計算機並びにこれらとサービ
スプロセッサとの間の情報処理にシグナルプロセッサ命
令（以下、５ＩＧＰ命令という。）を用いるマルチプロ
セッサシステムであって、上記２台のマイクロプログラ
ム計算機間のプライオリティを、自系のマイクロプログ
ラムにより書込みのみが可能で且つ他系のマイクロプロ
グラムにより読み出しのみが可能な５ＩＧＰ命令制御ピ
ツ）（ＳＩＧＰ ＢＳＹビット）を用いているマルチプ
ロセッサシステムにおいて、上記サービスプリセッサに
より読み出し／書込みが可能で且つ自系のマイクロプロ
グラムにより読み出しのみが可能な５ｉｃｐ命令制御ビ
ツトＣＰＵ ＢＳＹＯ及びＣＰＵ ＢＳＹＩを各糸鋸に
設けた制御レジスフと、プライオリティを与えられたマ
イクロプログラム計算機のマイクロプログラムが５ＩＧ
Ｐ命令を用いて上記サービスプロセッサに処理を依頼し
た場合にその処理を実行する系が０系ならば両系のＣＰ
Ｕ ＢＳＹＯをセントし、１系ならば両系のＣＰＵ Ｂ
ＳＹＩをセントし、上記処理終了時にセットされたＣＰ
Ｕ ＢＳＹピントをオフにするＣＰＵ ＢＳＹビットオ
ンオフ制御手段と、マイクロプログラムが０系に対する
５ＩＧＰ命令の実行において上記サービスプロセッサに
その処理を依頼する場合にはＣＰＵ ＢＳＹＯを、マイ
クロプログラムが１系に対する５ｒｃｐ命令の実行にお
いて上記サービスプロセッサにその処理を依頼する場合
にはＣＰＵ ＢＳＹＩを 参照し、その参照ビットがオ
ンにあるならば当該 ５ＩＧＰ命令について上記サービ
スプロセッサへ処理を依頼せず、上記参照ピントがオフ
にあるならば当該５ＩＧＰ命令について上記サービスプ
ロセッサへ処理を依頼する手段と、上記サービスプロセ
ッサの処理開始に先立って上記サービスプロセンサから
上記サービスプロセッサへ処理依頼を発した系に対して
応答信号を返す手段と、上記応答信号に応答する系に次
の命令の実行を生せしめる手段を備えて構成したことを
特徴とするマルチプロセ、ツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12881183A JPS6020276A (ja) | 1983-07-15 | 1983-07-15 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12881183A JPS6020276A (ja) | 1983-07-15 | 1983-07-15 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020276A true JPS6020276A (ja) | 1985-02-01 |
Family
ID=14994000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12881183A Pending JPS6020276A (ja) | 1983-07-15 | 1983-07-15 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020276A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390109A (en) * | 1990-11-24 | 1995-02-14 | Kabushiki Kaisha Ace Denken | Sensor for detecting location of metal body |
| US5509654A (en) * | 1990-11-24 | 1996-04-23 | Kabushiki Kaisha Ace Denken | Game machine employing metal bodies as its media |
| US5583435A (en) * | 1991-11-20 | 1996-12-10 | Kabushiki Kaisha Ace Denken | Sensor with a plurality of transmission and reception lines for detecting a position of a metal object |
-
1983
- 1983-07-15 JP JP12881183A patent/JPS6020276A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390109A (en) * | 1990-11-24 | 1995-02-14 | Kabushiki Kaisha Ace Denken | Sensor for detecting location of metal body |
| US5509654A (en) * | 1990-11-24 | 1996-04-23 | Kabushiki Kaisha Ace Denken | Game machine employing metal bodies as its media |
| US5583435A (en) * | 1991-11-20 | 1996-12-10 | Kabushiki Kaisha Ace Denken | Sensor with a plurality of transmission and reception lines for detecting a position of a metal object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5932045A (ja) | 情報処理装置 | |
| JPS62251865A (ja) | 情報処理装置 | |
| JPS6020276A (ja) | マルチプロセツサシステム | |
| JPH01297727A (ja) | 浮動小数点演算の正規化制御方式 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPS6148741B2 (ja) | ||
| JPS6158861B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| JPH02284253A (ja) | データ転送装置 | |
| JPS6236581B2 (ja) | ||
| JPS6116113B2 (ja) | ||
| JPS6116114B2 (ja) | ||
| JPS6252900B2 (ja) | ||
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPH056218B2 (ja) | ||
| JPS6214240A (ja) | プログラム検査方式 | |
| JPS58176752A (ja) | マクロ命令フエツチ方式 | |
| JPH0424733B2 (ja) | ||
| JPS6273335A (ja) | スタツク管理方式 | |
| JPS6043770A (ja) | サブ・プロセツサ・ユニツト通信方式 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPS6116111B2 (ja) | ||
| JPH06259383A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPS58115552A (ja) | 割込み制御方式 |