JPS60205590A - リニアラスタアドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術弁Ｉｊｆ） この発明は、ＬＣＤコントローラにおけるリニアラスク
アドレス発生回路に関する。

（従来技術） ＬＣＤパネルの画素数がＣＲＴの表示分解能に近づくに
つれ、ＬＣＤディスプレイ装置のインクフェースはＣＲ
Ｔコンバチグルになる傾向がある。

ＬＣＤパネルが大画面になると、走査側電極の数が増し
、走査デユーティ比が下がシ、コントラストが劣化し、
画質が悪くなる。これを防ぐための対策として、ＬＣＤ
パネルを上下２分割し、走査デユーティ比を２倍にして
いる。一方、ＬＣＤコントローラは、ＬＣＤパネルにデ
ータを表示するリフレッシュメモリのアドレスを発生し
ているが、従来の技術では、キャラクタモードの場合（
キャラクタノエネレータＲＯＭに文字のパターンデータ
が格納されていて、文字コードをＲＯＭのアドレス入力
とする場合）、奇数行の表示をすると、丁度真ん中の行
においては、上下の境界に文字がまたがるため、指定で
きないコラムアドレスができてしまい、正しい文字表示
をすることができなかった。また、ＣＲＴディスプレイ
装置とＬＣＤディスプレイ装置のシステムを考えると、
ＣＲＴコントローラのアプリケーションソフトが使えず
、また別にソフトを組まなければならなり。また、ＣＲ
Ｔコン）ｃｉ−，７がアクセスしているメモリな共用す
ることができず、ＬＣＤディスプレイ用のメモリが別に
要ることになる。

（発明の目的） この発明は上記の点に鑑みなされたもので、その目的は
、ＬＣＤコントローラが文字表示用で奇数行を上下２分
割表示する場合でも、リフレッシュメモリに連続アドレ
スを送出できるようにラスタアドレスカウンタ回路を構
成して上記の問題点を解決することにある。

（発明の概要） この発明の要点は、上面ラスタアドレスと下面ラスタア
ドレスを、アドレスが連続状態で切替えて送出できるよ
うに、上面用ラスタアドレスカウンタと下面用ラスタア
ドレスカウンタの２種類のカウンタを設けたことにある
。

（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の第１の実施例のブロック図であって、入
力端子１はｌラスタごとに発生するクロック（アドレス
クロック）の入力端子であ夛、上面用ラスタアドレスカ
ウンタ２と下面用ラスタアドレスカウンタ６のクロック
入力に接続される。出力パスライン３は上面用ラスタア
ドレスカウンタ２の出力のパスラインで、ハーフアダー
回路４の入力に接続されている。また、出力パスライン
３は、上面のラスタアドレスと下面のラスタアドレスを
切替える切替え回路１０の一方側入力にも接続される。

５はハーフアダー回路く、の出力で下面用ラスタアドレ
スカウンタ６のロードデータ入力に接続される。出力パ
スライン７は下面用ラスタアドレスカウンタ６の出力の
パスラインで、ラスタアドレスの切替え回路１０の他方
側入力に接続される。入力端子８はｌフレームの終了時
に発生するロード盲号の入力端子で、下面用ラスタアド
レスカウンタ６のロード信号入力に接続される。また、
入力端子８は、上面用ラスタアドレスカウンタ２のリセ
ット信号入力にも接続される。入力端子９は、上面用ラ
スタアドレスカウンタ２の出力と下面用ラスタアドレス
カウンタ６の出力とを切替える切替え信号の入力端子で
、切替え回路ｌＯに接続される。切替え回路１０は、前
記切替え信号が％Ｈ”のとき、上面用ラスタアト°レス
カウンタ２の出力を出力１１に送出する一方、切替え信
号が１Ｌ”のときに下面用ラスタアト°レスカウンタ６
の出力を出力１１に送出する。

第２図は、第１−の動作説明をするために、ＬＣＤパネ
ルＰとラスタアドレスの関係を図にしたものである。こ
の第２図を用いて、以下、第１図の動作説明をする。た
だし、説明の都合上、画面サイズは、横方向の文字数が
８０文字、行数７！ｌ；５行、１フオントの構成が８×
８とする。

上面用ラスタアドレスカウンタ２は１フレームの終了時
点で入力端子８からの信号によって毎フレームリセット
される８進のカウンタである。この上面用ラスタアドレ
スカウンタ２は［ＯＯＯに６”らスタートし、入力端子
ＩＪ：！！１１のアドレスクロックによってカウントア
ツプし、１行ごとに８進の動作なくり返し、最終ライン
で［０１１Ｊとなり、第２図の最終メ七すアドレス出力
後に入力端子８からの信号によりリセットされる。以後
、この動作を上面用ラスタアドレスカウンタ２はくシ返
し、そのカウント内容（上面ラスタアドレス）を出力パ
スライン３に出力する。

出力パスライン３に出力された上面ラスタアドレス（上
面用ラスタアドレスカウンタ２０カクント内容）は切替
え回路１０に供給されると同時に、ハーフアダー回路４
に供給され、「０１１」の時、すなわち最終ラスタの時
、ノ為−フアダー回路４によって最下位ビットに「１」
が加算されて「１００Ｊとしてハーフアダー回路４の出
力に導出される。

そして、このデータが、最終メモリアドレス出力後に入
力端子８からのロード信号によシ下面用ラスタアドレス
カウンタ６にとシ込まれる。したがって、下面用ラスタ
アドレスカウンタ６は［１００Ｊ） からスタートし、入力端子１よりのアドレスクロ　・ツ
クによってカウントアツプし、第２図に示すような動作
を毎７レームくシ返す。すなわち、下面用ラスタアドレ
スカウンタ６による下面ラスタアドレスは、前記上面ラ
スタアドレスと連続することになる。

そして、上面のデータをアドレッシングする場合には出
力バスライン３上の上面ラスタアドレスが出力１１に導
出されるように、また、下面のデータをアドレッシング
する場合には出力バスライン７上の下面２スタアドレス
が出力１１に導出されるように、入力端子９からの信号
によって切替え回路１０が制御される。

第３図はこの発明の第２の実施例を示すブロック図であ
る。この第２の実施例では、ハーフアダー回路を省略し
て、出力パスライン３を直接、下面用ラスタアドレスカ
ウンタ６のロードデータ入力に接続する。また、上面用
ラスタアドレスカウンタ２は、前記第゛１の実施例と同
様に［０００Ｊからスタートし、入力端子ｌよりのアド
レスクロックによってカウントアツプし、１行ごとに８
進の動作なく夛返し、最終ラインで「０１１Ｊになるが
、この実施例では、最終メモリアドレス出力後に、表示
に影響を及はさないタイミングで「Ｉｒ００Ｊにカウン
トアツプされ、その後に入力端子８からの信号によシリ
セットされ、以上の動作なくシ返す。

そして、上面用ラスタアドレスカウンタ２の最終データ
「１００」が、入力端子８よりのロード信号によシ下面
用ラスタアドレスカウンタ６にと）込まれる。したがっ
て、この第２の実施例においても、下面用ラスタアドレ
スカウンタ６はｌ’−１００Ｊからスタートすることに
なり、この下面用ラスタアドレスカウンタ６による下面
ラスタアドレスは上面ラスタアドレスと連続することに
なる。

（発明の効果） 以上説明したように、この発明の回路では、上面用ラス
タアドレスカウンタと下面用ラスタアドレスカウンタの
２種類のラスタアドレスカウンタを設けて切替えてラス
タアドレスを出力するようにしたので、奇数行を上　下
分割しても、ラスタアドレスは連続である。このことは
、奇数行をキャラクタモードで使用することができるこ
とのほかに、ＣＲＴコントローラのシステムでり、ＣＤ
表示をさせる時にディスプレイＲＡＭとキャラクタソエ
ネレータＲＯＭを共用することができるという利点があ
る。さらに、ＣＲＴコントローラを動かすアプリケーシ
ョンソフトを使う場合の必要条件も兼ね備えている。

【図面の簡単な説明】

第１図はこの発明のリニアラスタアドレス発生回路の第
１の実施例を示すブロック図、第２図は上記第１の実施
例の動作を説明するためにＬＣＤパネルとラスタアドレ
スの関係を示す図、第３図はこの発明の第２の実施例を
示すブロック図である。 ２・・・上面用ラスタアドレスカウンタ、６・・・下面
用ラスタアドレスカウンタ、工０・・・切替え回路。 特許出願人　沖電気工業株式会社

Claims (1)

【特許請求の範囲】
1. ＬＣＤ画面を２分割してＬＣＤ画面なスキャンするＬＣ
   Ｄ７ントローラのラスタアドレス発生回路において、上
   面ラスクアドレスを発生する上面のラスタアドレスカウ
   ンタと、前記上面ラスクアドレスと連続する下面ラスク
   アドレスを発生する下面のラスタアドレスカウンタと、
   これら２つの２スタアドレスカウンタからの２スタアド
   レスを切替えて出力する切替え回路とを具備することを
   特徴とするリニアラスクアドレス発生回路。