JPS60209877A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS60209877A JPS60209877A JP6793284A JP6793284A JPS60209877A JP S60209877 A JPS60209877 A JP S60209877A JP 6793284 A JP6793284 A JP 6793284A JP 6793284 A JP6793284 A JP 6793284A JP S60209877 A JPS60209877 A JP S60209877A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- pixel data
- address
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は画像処理装置に関し、特に例えば画像処理の
前処理などにおけるデジタル画像データの書込み、及び
読出しを行なうもの関するものである。
前処理などにおけるデジタル画像データの書込み、及び
読出しを行なうもの関するものである。
第１図は従来の画像処理装置を示すブロック図である。
図において、（１）は着目したい所定の画素データとそ
のＮ近傍画素データ・（Ｎは祭政）を処理する近傍処理
部、（２）は近傍処理部（１）を制御したり、画像デー
タにアドレスを与える制御装置で、例えば制御部、（３
）は画像データを記憶するフレームメモリである。
のＮ近傍画素データ・（Ｎは祭政）を処理する近傍処理
部、（２）は近傍処理部（１）を制御したり、画像デー
タにアドレスを与える制御装置で、例えば制御部、（３
）は画像データを記憶するフレームメモリである。
次に動作について説明する。従来の画像処理装置は上記
のように構成され、フレームメモリ（３）へ画像データ
を書込む時は、フレームメモリ（３）の書込み（以下Ｗ
とする）／続出しく以下Ｒとする）のうちＷが選択され
、入力画像データ（ＤＡＴＡ１）が制御部（２）から与
えられるアドレスに従ってフレームメモリ（３）に書込
まれる。また、フレームメモリ（３）からの読出しは、
フレームメモリ（３）のＷ／ＲのうちＲが選択され、近
傍処理を行なう場合に着目したい画素データのアドレス
と七〇Ｎ近傍画素データのアドレス、計Ｎ＋１個のアド
レスが制御部（２）により順に与えられ、それに従って
、ＤＡＴＡ２が１画素データ分ずつ読出され、近傍処理
部（１）へ送られる。近傍処理部（１）では制御部（２
）からの指示により所定の画像処理、例えばノイズの除
去や輪 の追跡などの処理全行ない、結果をＤＡＴＡＯ
ＵＴで出力する。この場合、Ｎ＋１個の画素データを近
傍処理部（１）に送るためには、フレームメモ１ハ３）
から１画素データずつＮ＋１回のアクセスが必要となる
。
のように構成され、フレームメモリ（３）へ画像データ
を書込む時は、フレームメモリ（３）の書込み（以下Ｗ
とする）／続出しく以下Ｒとする）のうちＷが選択され
、入力画像データ（ＤＡＴＡ１）が制御部（２）から与
えられるアドレスに従ってフレームメモリ（３）に書込
まれる。また、フレームメモリ（３）からの読出しは、
フレームメモリ（３）のＷ／ＲのうちＲが選択され、近
傍処理を行なう場合に着目したい画素データのアドレス
と七〇Ｎ近傍画素データのアドレス、計Ｎ＋１個のアド
レスが制御部（２）により順に与えられ、それに従って
、ＤＡＴＡ２が１画素データ分ずつ読出され、近傍処理
部（１）へ送られる。近傍処理部（１）では制御部（２
）からの指示により所定の画像処理、例えばノイズの除
去や輪 の追跡などの処理全行ない、結果をＤＡＴＡＯ
ＵＴで出力する。この場合、Ｎ＋１個の画素データを近
傍処理部（１）に送るためには、フレームメモ１ハ３）
から１画素データずつＮ＋１回のアクセスが必要となる
。
従来の装置は上記のように着目したい画素データとその
Ｎ近傍画素データの計Ｎ’＋１画素分のデータを得るの
にＮ＋１回のデータアクセスが必要であったため、画素
データを近傍処理部へ歓送するだめの時間が長く、効率
が悪いという欠点があつた〇 〔発明の概要Ｊ この発明は上記のような従来のものの欠点を除去するた
めになされたもので、所定の画素データ及びＮ個の近傍
画素データを含む画像データをそれぞれ記憶するＮ＋１
個のフレームメモ！Ｊ、Ｎ個の近傍画素データにアドレ
スを与えるＮ個のアドレス変換部、Ｎ＋１個の画素デー
タを処理する近傍処理部、Ｎ＋１個の画素データのフレ
ームメモリへの書込み及びフレームメモリから近傍処理
部への読出しを制御する制御装置を備えることにより、
Ｎ＋１個の画素データを同時に１回のアクセスで得る仁
とのできる画像処理装置を提供することを目的としてい
る。
Ｎ近傍画素データの計Ｎ’＋１画素分のデータを得るの
にＮ＋１回のデータアクセスが必要であったため、画素
データを近傍処理部へ歓送するだめの時間が長く、効率
が悪いという欠点があつた〇 〔発明の概要Ｊ この発明は上記のような従来のものの欠点を除去するた
めになされたもので、所定の画素データ及びＮ個の近傍
画素データを含む画像データをそれぞれ記憶するＮ＋１
個のフレームメモ！Ｊ、Ｎ個の近傍画素データにアドレ
スを与えるＮ個のアドレス変換部、Ｎ＋１個の画素デー
タを処理する近傍処理部、Ｎ＋１個の画素データのフレ
ームメモリへの書込み及びフレームメモリから近傍処理
部への読出しを制御する制御装置を備えることにより、
Ｎ＋１個の画素データを同時に１回のアクセスで得る仁
とのできる画像処理装置を提供することを目的としてい
る。
［発明の実施例〕
第２図はこの発明の一実施例を示すブロック図であシ、
近傍処理部（１）と制御部（２）は上記従来装置と同一
のものである。フレームメモリ（３）は、ム１〜ＡＮ＋
ｌのＮ＋１個のフレームメモリがあり、ＡＩは所定の画
像データがそのまま書込まれ、澱２〜．［Ｎ＋１１／ｊ
羞１で着目したい画素データのアドレスと同じアドレス
位置にＮ近傍画素のデータが振分けられて書込まれる。
近傍処理部（１）と制御部（２）は上記従来装置と同一
のものである。フレームメモリ（３）は、ム１〜ＡＮ＋
ｌのＮ＋１個のフレームメモリがあり、ＡＩは所定の画
像データがそのまま書込まれ、澱２〜．［Ｎ＋１１／ｊ
羞１で着目したい画素データのアドレスと同じアドレス
位置にＮ近傍画素のデータが振分けられて書込まれる。
Ｎ個のアドレス変換部（４）は、フレームメモリ（３）
のム２〜ムＮ＋１へ書込む時にアドレスを変換するもの
である。
のム２〜ムＮ＋１へ書込む時にアドレスを変換するもの
である。
また、第３図は、フレームメモリ（３ンの雇ｌ−＾Ｎ＋
ＩＫ画像データが書込まれた一例を示すものであり、Ｎ
＝８の場合を示している。ｉＬｌの破線内のＮ＋１画素
データにおいて、丸で囲んだＥが着目したい所定の画素
データであシ、Ａ−Ｄ％Ｆ〜工がＮ近傍画素データであ
る。ム２〜ムＮ＋１には上記Ｅのアドレス位置にＮ近傍
画素データ（澱２〜意Ｎ＋１の丸で囲んだ部分）が振分
けられている。
ＩＫ画像データが書込まれた一例を示すものであり、Ｎ
＝８の場合を示している。ｉＬｌの破線内のＮ＋１画素
データにおいて、丸で囲んだＥが着目したい所定の画素
データであシ、Ａ−Ｄ％Ｆ〜工がＮ近傍画素データであ
る。ム２〜ムＮ＋１には上記Ｅのアドレス位置にＮ近傍
画素データ（澱２〜意Ｎ＋１の丸で囲んだ部分）が振分
けられている。
上記のように構成された画像処理装置においては、フレ
ームメモリ（３）への書込みの時は、フレームメモリ（
３）のＷ／ＲのうちＷが選択され、制御部（２）から各
フレームメモリ（３）に対して共通なアドレスが与えら
れる。この共通なアドレスは、アドレス変換部（４）で
各フレームメモリ（３）に対応するようＫ例えば次に説
明する形式に従って変換され、ＤＡＴＡＩが書込まれる
。
ームメモリ（３）への書込みの時は、フレームメモリ（
３）のＷ／ＲのうちＷが選択され、制御部（２）から各
フレームメモリ（３）に対して共通なアドレスが与えら
れる。この共通なアドレスは、アドレス変換部（４）で
各フレームメモリ（３）に対応するようＫ例えば次に説
明する形式に従って変換され、ＤＡＴＡＩが書込まれる
。
変換形式は、破線内のＮ＋１画像データについて、着目
したい所定の画素データＥのアドレスを（Ｘ、Ｙ）とす
ると、Ｎ近傍、例えば８近傍では第３図に示すように基
準となるフレームメモリ基１において、Ａは（ｘ−１、
Ｙ−１）、Ｂは（Ｘ、Ｙ−１）、Ｃは（ｘ＋１、Ｙ−１
）、Ｄは（Ｘ−１，Ｙ）、Ｆは（Ｘ＋ｌ、Ｙ）、Ｇは（
ｘ−１、Ｙ＋１）、■は（Ｘ、Ｙ＋１）、工は（ｘ＋１
、Ｙ＋１）となる。フレームメモリム２においてｔ′ｉ
Ａ１のＡが（ｘ、ｙ）の位置に書込まれるようＫすべて
の画素データについてアドレスがＸ方向に１％Ｙ方向に
１インクリメントされ、フレームメモリ（３）へ書込ま
れる。すなわちアドレスｆ挨部（４）ではＸ＝Ｘ＋１、
Ｙ＝Ｙ＋１という変換が行なわれる。
したい所定の画素データＥのアドレスを（Ｘ、Ｙ）とす
ると、Ｎ近傍、例えば８近傍では第３図に示すように基
準となるフレームメモリ基１において、Ａは（ｘ−１、
Ｙ−１）、Ｂは（Ｘ、Ｙ−１）、Ｃは（ｘ＋１、Ｙ−１
）、Ｄは（Ｘ−１，Ｙ）、Ｆは（Ｘ＋ｌ、Ｙ）、Ｇは（
ｘ−１、Ｙ＋１）、■は（Ｘ、Ｙ＋１）、工は（ｘ＋１
、Ｙ＋１）となる。フレームメモリム２においてｔ′ｉ
Ａ１のＡが（ｘ、ｙ）の位置に書込まれるようＫすべて
の画素データについてアドレスがＸ方向に１％Ｙ方向に
１インクリメントされ、フレームメモリ（３）へ書込ま
れる。すなわちアドレスｆ挨部（４）ではＸ＝Ｘ＋１、
Ｙ＝Ｙ＋１という変換が行なわれる。
同様にフレームメモリム３においてＦｉＢが（Ｘ、Ｙ）
の位置に書込まれるようにＸ＝Ｘ、Ｙ＝Ｙ＋１という変
換が行なわれる。そしてフレームメモリＡ’４ではＣが
、フレームメモリム５ではＤが、クレームメモリムロで
はＦが、フレームメモリ基７ではＧが、フレームメモリ
基８ではＨが、フレームメモリム９では工が、それぞれ
（ｘｌｙ）の位置に書込まれるようにそれぞれのアドレ
ス変換部（４）でアドレス変換が行なわれる。
の位置に書込まれるようにＸ＝Ｘ、Ｙ＝Ｙ＋１という変
換が行なわれる。そしてフレームメモリＡ’４ではＣが
、フレームメモリム５ではＤが、クレームメモリムロで
はＦが、フレームメモリ基７ではＧが、フレームメモリ
基８ではＨが、フレームメモリム９では工が、それぞれ
（ｘｌｙ）の位置に書込まれるようにそれぞれのアドレ
ス変換部（４）でアドレス変換が行なわれる。
そしてフレームメモリ（３）から近傍処理部（１）への
鋺出しの時にはフレームメモリ（３）のＷ／ＨのうちＲ
が選択され、制御部（２）からフレームメモリムｌで着
目したい所定の画素データのアドレス（Ｘ、Ｙ）が各フ
レームメモリ（３）に共通に同時に与えられれば、着目
したい画素のデータと共にＮ近傍画素のデータが同時に
読出される。例えばフレームメモリ基１の■のデータに
ついて近傍処理を行なう時には、フレームメモリムｌの
■のアドレスをフレームメモリム２〜ＡＮ＋１にも共通
に与えるト、フレームメモリム１からは■、フレームメ
モリ基２からは■、フレームメモリ基３からは■、・と
いうようにアドレスに対応するＮ＋１個の画素データが
同時に読出される。読出されたＮ＋１個の画素データは
近傍処理部（１）へ送られる。近傍処理部（１）では制
御部（２）からの指示により所定の画像処理を行ない、
結果をＤＡＴＡＯＵＴで出力する。従って、トＨ個の画
素データを近傍処理部（１）に送るためには、Ｎ＋１個
の７レームメモリ（３）からそれぞれｌ画素データずつ
同時に１回アクセスすればよい。
鋺出しの時にはフレームメモリ（３）のＷ／ＨのうちＲ
が選択され、制御部（２）からフレームメモリムｌで着
目したい所定の画素データのアドレス（Ｘ、Ｙ）が各フ
レームメモリ（３）に共通に同時に与えられれば、着目
したい画素のデータと共にＮ近傍画素のデータが同時に
読出される。例えばフレームメモリ基１の■のデータに
ついて近傍処理を行なう時には、フレームメモリムｌの
■のアドレスをフレームメモリム２〜ＡＮ＋１にも共通
に与えるト、フレームメモリム１からは■、フレームメ
モリ基２からは■、フレームメモリ基３からは■、・と
いうようにアドレスに対応するＮ＋１個の画素データが
同時に読出される。読出されたＮ＋１個の画素データは
近傍処理部（１）へ送られる。近傍処理部（１）では制
御部（２）からの指示により所定の画像処理を行ない、
結果をＤＡＴＡＯＵＴで出力する。従って、トＨ個の画
素データを近傍処理部（１）に送るためには、Ｎ＋１個
の７レームメモリ（３）からそれぞれｌ画素データずつ
同時に１回アクセスすればよい。
なお、上記実施例ではＮ個の近傍画素データをフレーム
メモリ（３）へ書込み時にそれぞれに対応するＮ個のア
ドレス変換部（４）を使用したものを示したが、書込み
時にアドレス変換部（４）を使用せず、他の実施例とし
て、フレームメモリ（３）から近傍処理部（１）へ画素
データを読出す時にアドレス変換部（４）を使用しても
上記実施例と同様の効果を奏する。
メモリ（３）へ書込み時にそれぞれに対応するＮ個のア
ドレス変換部（４）を使用したものを示したが、書込み
時にアドレス変換部（４）を使用せず、他の実施例とし
て、フレームメモリ（３）から近傍処理部（１）へ画素
データを読出す時にアドレス変換部（４）を使用しても
上記実施例と同様の効果を奏する。
この実施例では、Ｎ＋１個のフレームメモリ（３）への
書込み時には、アドレス変換されず、Ｎ＋１個のフレー
ムメモリ（３）には同一の画像データが書込まれており
、近傍処理部（１）へ読出す際にＮ個の近傍画素データ
に対してＮ個のアドレス変換部（４）によってアドレス
変換されるものである。
書込み時には、アドレス変換されず、Ｎ＋１個のフレー
ムメモリ（３）には同一の画像データが書込まれており
、近傍処理部（１）へ読出す際にＮ個の近傍画素データ
に対してＮ個のアドレス変換部（４）によってアドレス
変換されるものである。
以上のように、この発明によれば、所定の画素データ及
びＮ個の近傍画素データを含む画像データをそれぞれ記
憶するＮ＋１個のフレームメモリ、Ｎ個の近傍画素デー
タにアドレスを与えるＮ個のアドレス変換部、Ｎ＋１個
の画素データを処理する近傍処理部、Ｎ＋１個の画素デ
ータのフレームメモリへの書込み及び、フレームメモリ
から近傍処理部への読出しを制御する制御装置を備える
ことにより、効率よく画素データをアクセスし、近傍処
理部への画素データの転送時開を短縮することのできる
画像処理装置が得られる効果がある。
びＮ個の近傍画素データを含む画像データをそれぞれ記
憶するＮ＋１個のフレームメモリ、Ｎ個の近傍画素デー
タにアドレスを与えるＮ個のアドレス変換部、Ｎ＋１個
の画素データを処理する近傍処理部、Ｎ＋１個の画素デ
ータのフレームメモリへの書込み及び、フレームメモリ
から近傍処理部への読出しを制御する制御装置を備える
ことにより、効率よく画素データをアクセスし、近傍処
理部への画素データの転送時開を短縮することのできる
画像処理装置が得られる効果がある。
第１図は、従来の画像処理装置を示すグロック図、第２
図はこの発明の一実施例を示すブロック図、第３図は第
２図に示したフレームメモリへ画像データが書込まれた
一例を示す構成図である。 図において、（１）は近傍処理部、（２）は制御装置、
（３）はフレームメモリ、（４）はアドレス変換部であ
る。 なお、図中、同一符号は同一または相当部分を示すもの
とする。 代理人大岩 増雄 手続補正書（自発） ２０発明の名称 画像処理装置 ：３．神正をすると 代表り片１１１仁八部 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第８頁第１１行に「輪の」とあるのを「輪郭の」
と訂正する。 以上
図はこの発明の一実施例を示すブロック図、第３図は第
２図に示したフレームメモリへ画像データが書込まれた
一例を示す構成図である。 図において、（１）は近傍処理部、（２）は制御装置、
（３）はフレームメモリ、（４）はアドレス変換部であ
る。 なお、図中、同一符号は同一または相当部分を示すもの
とする。 代理人大岩 増雄 手続補正書（自発） ２０発明の名称 画像処理装置 ：３．神正をすると 代表り片１１１仁八部 ６、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第８頁第１１行に「輪の」とあるのを「輪郭の」
と訂正する。 以上
Claims (3)
- （１）所定の画素データ及びＮ個の近傍画素データを含
む画像データをそれぞれ記憶するＮ＋１個のフレームメ
モリ、上記Ｎ個の近傍画素データにそれぞれアドレスを
与えるＮ個のアドレス変換部、上記Ｎ＋１個の画素デー
タを処理する近傍処理部、上記Ｎ＋１個の画素データの
上記フレームメモリへの書込み及び、上記フレームメモ
リから上記近傍処理部への読出しを制御する制御装置を
備えた画像処理装置。 - （２）アドレス変換部は、対応する近傍画素データをフ
レームメモリに書込む際にアドレスを与えることを特徴
とする特許請求の範囲第１項記載の画像処理装置。 - （３）アドレス変換部は、対応する近傍画素データをフ
レームメモリから近傍処理部へ読出す際にアドレスを与
えることを特徴とする特許請求の範囲第１項記載の画像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6793284A JPS60209877A (ja) | 1984-04-03 | 1984-04-03 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6793284A JPS60209877A (ja) | 1984-04-03 | 1984-04-03 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60209877A true JPS60209877A (ja) | 1985-10-22 |
Family
ID=13359188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6793284A Pending JPS60209877A (ja) | 1984-04-03 | 1984-04-03 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60209877A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198077A (ja) * | 1987-10-09 | 1989-04-17 | Sony Corp | 記憶装置 |
| JPH03206566A (ja) * | 1990-01-09 | 1991-09-09 | Stanley Electric Co Ltd | 画像データ参照装置 |
| JPH03206567A (ja) * | 1990-01-09 | 1991-09-09 | Stanley Electric Co Ltd | 画像データ参照装置 |
-
1984
- 1984-04-03 JP JP6793284A patent/JPS60209877A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198077A (ja) * | 1987-10-09 | 1989-04-17 | Sony Corp | 記憶装置 |
| JPH03206566A (ja) * | 1990-01-09 | 1991-09-09 | Stanley Electric Co Ltd | 画像データ参照装置 |
| JPH03206567A (ja) * | 1990-01-09 | 1991-09-09 | Stanley Electric Co Ltd | 画像データ参照装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139241A (ja) | 画像メモリアクセス方式 | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| US7103702B2 (en) | Memory device | |
| US7525577B2 (en) | Image processing apparatus and image processing method | |
| JPS647393Y2 (ja) | ||
| JPS58189689A (ja) | 画像表示方式 | |
| JPS5848560A (ja) | フアクシミリ応答システムにおけるフアクシミリ応答装置 | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| JPS5985184A (ja) | 画像信号処理方式 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPS6198478A (ja) | 画像処理装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPH04318891A (ja) | グラフィック制御装置 | |
| JPH04160484A (ja) | 画像処理装置 | |
| JPH03121545A (ja) | Ｉｃメモリカード | |
| JPS62145346A (ja) | デ−タ転送方法 | |
| JPS62130438A (ja) | メモリアクセス方式 | |
| JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS628270A (ja) | 画像処理装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH07192454A (ja) | 半導体メモリおよび画像処理装置 | |
| JPS6197768A (ja) | メモリアドレス方式 |