JPS63236475A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS63236475A JPS63236475A JP62071060A JP7106087A JPS63236475A JP S63236475 A JPS63236475 A JP S63236475A JP 62071060 A JP62071060 A JP 62071060A JP 7106087 A JP7106087 A JP 7106087A JP S63236475 A JPS63236475 A JP S63236475A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- transistor
- integrating capacitor
- supplied
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、フィードバック形クランプ部を有し、映像信
号に対するペデスタル・クランプ動作を行う映像信号処
理回路に関する。
号に対するペデスタル・クランプ動作を行う映像信号処
理回路に関する。
(発明の概要)
本発明は、−積分コンデンサを伴ったフィードバンク形
クランプ部を備え、映像信号に対してペデスタル・クラ
ンプを施す映像信号処理回路において、フィードバンク
形クランプ部が積分コンデンサに得られる電圧を保持す
る状態をとる期間においても、積分コンデンサに映像信
号に応じた電流を供給するものとされ、かつ、その映像
信号に応じた電流の値を変化させる電流調整手段を有し
た電流供給部を設けることにより、映像信号に対するペ
デスタル・クランプを施すに際しての直流伝送率を任意
に設定できるようにしたものである。
クランプ部を備え、映像信号に対してペデスタル・クラ
ンプを施す映像信号処理回路において、フィードバンク
形クランプ部が積分コンデンサに得られる電圧を保持す
る状態をとる期間においても、積分コンデンサに映像信
号に応じた電流を供給するものとされ、かつ、その映像
信号に応じた電流の値を変化させる電流調整手段を有し
た電流供給部を設けることにより、映像信号に対するペ
デスタル・クランプを施すに際しての直流伝送率を任意
に設定できるようにしたものである。
(従来の技術)
テレビジョン受像機等の映像信号を扱う機器においては
、映像信号の直流分を再生するにあたり、通常、映像信
号のペデスタル・レベルを所定の直流レベルにクランプ
するペデスタル・クランプが行われる。斯かるペデスタ
ル・クランプを行うに用いられる代表的な回路として、
フィードバック形クランプ回路がある。このフィードバ
ック形クランプ回路は、基本的には、例えば、実公昭5
5−28075号公報にも開示されている如くの、映像
信号が供給される入力素子の出力側に設けられた信号伝
送路に、スイッチング素子を介して積分コンデンサが接
続され、スイッチング素子が映像信号のペデスタル部が
到来する期間に同期してオン状態とされて積分コンデン
サの充電がなされ、積分コンデンサに得られる電圧が入
力素子にフィードバックされるものとなされる。そして
、このようなフィードバック形クランプ回路においては
、入力素子に供給される映像信号のペデスタル・レベル
が、積分コンデンサに得られる電圧に基づし・て設定さ
れることになる。
、映像信号の直流分を再生するにあたり、通常、映像信
号のペデスタル・レベルを所定の直流レベルにクランプ
するペデスタル・クランプが行われる。斯かるペデスタ
ル・クランプを行うに用いられる代表的な回路として、
フィードバック形クランプ回路がある。このフィードバ
ック形クランプ回路は、基本的には、例えば、実公昭5
5−28075号公報にも開示されている如くの、映像
信号が供給される入力素子の出力側に設けられた信号伝
送路に、スイッチング素子を介して積分コンデンサが接
続され、スイッチング素子が映像信号のペデスタル部が
到来する期間に同期してオン状態とされて積分コンデン
サの充電がなされ、積分コンデンサに得られる電圧が入
力素子にフィードバックされるものとなされる。そして
、このようなフィードバック形クランプ回路においては
、入力素子に供給される映像信号のペデスタル・レベル
が、積分コンデンサに得られる電圧に基づし・て設定さ
れることになる。
(発明が解決しようとする問題点)
上述の如くに映像信号にペデスタル・クランプを施すク
ランプ回路によれば、映像信号のペデスタル・レベルに
対する所定の直流レベル、例えば、映像信号の黒レベル
に対応する直流レベルへの設定がなされることになるが
、その際に、映像信号のペデスタル・レベルが黒レベル
に対応するW’lJLレベルに完全にクランプされる状
態、即ち、直流伝送率が100%とされる状態とされる
場合には、実際にあたって、例えば、ペデスタル・クラ
ンプが施された映像信号が供給される陰極線管のカット
オフ変動が生じた際に、陰極線管のスクリーン上に映像
信号の黒レベルが適正に再生されない事態が生じる、あ
るいは、ペデスタル・クランプが施された映像信号が供
給される陰極線管のスクリーン上に再生された画像にお
いて、視覚上のコントラスト比が充分にとれないことに
なる等の不都合が生じる虞がある。このため、映像信号
のペデスタル・レベルに対しての黒レベルに対応する直
流レベルへのクランプがされるに際しては、通常、直流
伝送率が80〜90%となる状態をもって行われる。
ランプ回路によれば、映像信号のペデスタル・レベルに
対する所定の直流レベル、例えば、映像信号の黒レベル
に対応する直流レベルへの設定がなされることになるが
、その際に、映像信号のペデスタル・レベルが黒レベル
に対応するW’lJLレベルに完全にクランプされる状
態、即ち、直流伝送率が100%とされる状態とされる
場合には、実際にあたって、例えば、ペデスタル・クラ
ンプが施された映像信号が供給される陰極線管のカット
オフ変動が生じた際に、陰極線管のスクリーン上に映像
信号の黒レベルが適正に再生されない事態が生じる、あ
るいは、ペデスタル・クランプが施された映像信号が供
給される陰極線管のスクリーン上に再生された画像にお
いて、視覚上のコントラスト比が充分にとれないことに
なる等の不都合が生じる虞がある。このため、映像信号
のペデスタル・レベルに対しての黒レベルに対応する直
流レベルへのクランプがされるに際しては、通常、直流
伝送率が80〜90%となる状態をもって行われる。
このようにして、直流伝送率を100%とすることなく
、映像信号のペデスタル・レベルに対しての黒レベルに
対応する直流レベルへのクランプが行われる場合に、直
流伝送率が任意に設定され得るものとなされれば極めて
好都合である。しかるに、従来にあっては、映像信号に
ペデスタル・クランプを施すに際して、比較的簡単な構
成のもとに、直流伝送率を任意に設定することができる
クランプ回路は見当たらない。
、映像信号のペデスタル・レベルに対しての黒レベルに
対応する直流レベルへのクランプが行われる場合に、直
流伝送率が任意に設定され得るものとなされれば極めて
好都合である。しかるに、従来にあっては、映像信号に
ペデスタル・クランプを施すに際して、比較的簡単な構
成のもとに、直流伝送率を任意に設定することができる
クランプ回路は見当たらない。
斯かる点に鑑み、本発明は、基本的には、積分コンデン
サを伴ったフィードバック形クランプ回路の形態をとり
、比較的簡単な構成をもって、直流伝送率を任意に設定
することができるもとで、映像信号に対するペデスタル
・クランプを行うことができる映像信号処理回路を提供
することを目的とする。
サを伴ったフィードバック形クランプ回路の形態をとり
、比較的簡単な構成をもって、直流伝送率を任意に設定
することができるもとで、映像信号に対するペデスタル
・クランプを行うことができる映像信号処理回路を提供
することを目的とする。
(問題点を解決するための手段)
上述の目的を達成すべく、本発明に係る映像信号処理回
路は、映像信号が供給される入力端子と、入力端子に供
給される映像信号にペデスタル・クランプを施す、積分
コンデンサを備えて構成されたフィードバック形クラン
プ部と、フィードバック形クランプ部によるペデスタル
・クランプが施された映像信号を取り出す出力端子とに
加えて、フィードバック形クランプ部が積分コンデンサ
に得られる電圧を保持する状態をとる期間においても、
積分コンデンサに入力端子に供給される映像信号に応じ
た電流を供給するものとされ、かつ、その映像信号に応
じた電流の値を変化させる電流調整手段を有した電流供
給部とが設けられて構成される。
路は、映像信号が供給される入力端子と、入力端子に供
給される映像信号にペデスタル・クランプを施す、積分
コンデンサを備えて構成されたフィードバック形クラン
プ部と、フィードバック形クランプ部によるペデスタル
・クランプが施された映像信号を取り出す出力端子とに
加えて、フィードバック形クランプ部が積分コンデンサ
に得られる電圧を保持する状態をとる期間においても、
積分コンデンサに入力端子に供給される映像信号に応じ
た電流を供給するものとされ、かつ、その映像信号に応
じた電流の値を変化させる電流調整手段を有した電流供
給部とが設けられて構成される。
(作 用)
このように構成される本発明に係る映像信号処理回路に
おいては、フィードバック形クランプ部が、入力端子に
供給される映像信号におけるペデスタル部の到来期間に
、積分コンデンサを充電するとともに、積分コンデンサ
から入力端子側への電圧フィードバックを行ってクラン
プレベルを設定し、斯かるペデスタル部の到来期間に続
<、入力端子に供給される映像信号における映像情報部
の到来期間には、積分コンデンサに得られた電圧を保持
して、入力端子側の直流レベルをクランプレベルに維持
する動作を行う。それとともに、電流供給部が、入力端
子に供給される映像信号における映像情報部の到来期間
であって、フィードバンク形クランプ部が、積分コンデ
ンサに得られる電圧を保持する状態をとる期間において
も、積分コンデンサに入力端子に供給された映像信号に
応じた電流を供給する動作を行う。そのため、入力端子
側における直流レベルが、クランプレベルに対して映像
信号のレベルに応じたオフセットを有することになり、
斯かる状態をもって、映像信号に対するペデスタル・ク
ランプがなされることになる。このとき、積分コンデン
サに供給されるものとなる映像信号に応じた電流の値は
Z電流供給部が有する電流調整手段によって設定され、
その結果、入力端子側における直流レベルのクランプレ
ベルに対するオフセットが、電流調整手段に応じて設定
される。従って、映像信号にペデスタル・クランプを施
すにあたっての直流伝送率が、電流調整手段の調整によ
って任意に設定される結果となる。なお、フィードバッ
ク形クランプ部によるペデスタル・クランプが施された
映像信号を取り出す出力端子は、例えば、積分コンデン
サからの電圧フィードバックがなされる位置から導出さ
れる。
おいては、フィードバック形クランプ部が、入力端子に
供給される映像信号におけるペデスタル部の到来期間に
、積分コンデンサを充電するとともに、積分コンデンサ
から入力端子側への電圧フィードバックを行ってクラン
プレベルを設定し、斯かるペデスタル部の到来期間に続
<、入力端子に供給される映像信号における映像情報部
の到来期間には、積分コンデンサに得られた電圧を保持
して、入力端子側の直流レベルをクランプレベルに維持
する動作を行う。それとともに、電流供給部が、入力端
子に供給される映像信号における映像情報部の到来期間
であって、フィードバンク形クランプ部が、積分コンデ
ンサに得られる電圧を保持する状態をとる期間において
も、積分コンデンサに入力端子に供給された映像信号に
応じた電流を供給する動作を行う。そのため、入力端子
側における直流レベルが、クランプレベルに対して映像
信号のレベルに応じたオフセットを有することになり、
斯かる状態をもって、映像信号に対するペデスタル・ク
ランプがなされることになる。このとき、積分コンデン
サに供給されるものとなる映像信号に応じた電流の値は
Z電流供給部が有する電流調整手段によって設定され、
その結果、入力端子側における直流レベルのクランプレ
ベルに対するオフセットが、電流調整手段に応じて設定
される。従って、映像信号にペデスタル・クランプを施
すにあたっての直流伝送率が、電流調整手段の調整によ
って任意に設定される結果となる。なお、フィードバッ
ク形クランプ部によるペデスタル・クランプが施された
映像信号を取り出す出力端子は、例えば、積分コンデン
サからの電圧フィードバックがなされる位置から導出さ
れる。
(実施例)
第1図は、本発明に係る映像信号処理回路の一例を示す
。
。
この例においては、映像信号Svが供給される入力端子
11が、抵抗R,を介して、差動回路を形成する一対の
トランジスタQ1及びQ2のうちのトランジス、りQl
におけるベースに接続されている。トランジスタQ1と
対をなすトランジスタQ2のベースには、クランプ基準
レベルVcを供給する電圧源12が接続されており、ま
た、トランジスタQl及びQ2の各々のエミッタは、夫
々、抵抗R3及びR4を介して共通接続され、さらに、
スイッチング素子としてのトランジスタQ6を介して、
抵抗R5を伴って電流源を形成するトランジスタQ、に
接続されている。一方、トランジスタQ+及びQ2の各
々のコレクタは、カレントミラーを形成する一対のトラ
ンジスタQ3及びQ4に夫々接続されており、トランジ
スタQ2のコレクタと電源Vccとの間には、積分コン
デンサCOが接続されている。カレントミラーを形成す
る一対のトランジスタQ、及びQ4は、トランジスタQ
1及びQ2により形成される差動回路の負荷とされてい
る。
11が、抵抗R,を介して、差動回路を形成する一対の
トランジスタQ1及びQ2のうちのトランジス、りQl
におけるベースに接続されている。トランジスタQ1と
対をなすトランジスタQ2のベースには、クランプ基準
レベルVcを供給する電圧源12が接続されており、ま
た、トランジスタQl及びQ2の各々のエミッタは、夫
々、抵抗R3及びR4を介して共通接続され、さらに、
スイッチング素子としてのトランジスタQ6を介して、
抵抗R5を伴って電流源を形成するトランジスタQ、に
接続されている。一方、トランジスタQ+及びQ2の各
々のコレクタは、カレントミラーを形成する一対のトラ
ンジスタQ3及びQ4に夫々接続されており、トランジ
スタQ2のコレクタと電源Vccとの間には、積分コン
デンサCOが接続されている。カレントミラーを形成す
る一対のトランジスタQ、及びQ4は、トランジスタQ
1及びQ2により形成される差動回路の負荷とされてい
る。
さらに、トランジスタQ2のコレクタと積分コンデンサ
Coの一端との接続点が、トランジスタQ、に接続され
ており、このトランジスタQ、のエミ・ツタが抵抗R2
を介して電源Vccに接続されるとともにコレクタがト
ランジスタQ1のへ一スに接続されて、積分コンデンサ
Coの一端とからトランジスタQ1のベースへの電圧フ
ィードバック経路が形成されている。以上の構成をもっ
て、フィードバック形のクランプ部が形成されているこ
とになる。
Coの一端との接続点が、トランジスタQ、に接続され
ており、このトランジスタQ、のエミ・ツタが抵抗R2
を介して電源Vccに接続されるとともにコレクタがト
ランジスタQ1のへ一スに接続されて、積分コンデンサ
Coの一端とからトランジスタQ1のベースへの電圧フ
ィードバック経路が形成されている。以上の構成をもっ
て、フィードバック形のクランプ部が形成されているこ
とになる。
差動回路を形成する一対のトランジスタQ、及びQ2の
うちのトランジスタQ2に対して並列に、コレクタが電
源Vccに接続されたトランジスタQBが配されている
。このトランジスタQBのベースは、クランプ基準レベ
ルVcを供給する電圧源12に接続されており、また、
エミッタは、抵抗R3を介してトランジスタQ1のエミ
ッタに接続されるとともに、抵抗R1を伴って電流源を
形成するトランジスタQ1゜に接続されている。トラン
ジスタQ9及びQl。の各々のベースは、バイアス電圧
vbを供給する電圧源13に接続されている。
うちのトランジスタQ2に対して並列に、コレクタが電
源Vccに接続されたトランジスタQBが配されている
。このトランジスタQBのベースは、クランプ基準レベ
ルVcを供給する電圧源12に接続されており、また、
エミッタは、抵抗R3を介してトランジスタQ1のエミ
ッタに接続されるとともに、抵抗R1を伴って電流源を
形成するトランジスタQ1゜に接続されている。トラン
ジスタQ9及びQl。の各々のベースは、バイアス電圧
vbを供給する電圧源13に接続されている。
さらに、コレクタが電源Vccに接続されるとともにエ
ミッタがトランジスタQ、のエミッタに接続された、ス
イッチング素子としてのトランジスタQ7が設けられて
おり、トランジスタQ6のベースが・端子14に接続さ
れ、また、トランジスタQ1のベースが端子15に接続
されている。これら端子14及び15には、夫々、クラ
ンプ・パルスPc及びクランプ・パルスPcとは逆相の
パルスPdが供給される。
ミッタがトランジスタQ、のエミッタに接続された、ス
イッチング素子としてのトランジスタQ7が設けられて
おり、トランジスタQ6のベースが・端子14に接続さ
れ、また、トランジスタQ1のベースが端子15に接続
されている。これら端子14及び15には、夫々、クラ
ンプ・パルスPc及びクランプ・パルスPcとは逆相の
パルスPdが供給される。
そして、トランジスタQ、のベースから、出力端子16
が導出されている。
が導出されている。
このような構成のもとに、第2図に示される如く、上述
のクランプ・パルスPcは、映像信号SVのペデスタル
部upに対応して高レベルをとるものとされており、一
方、パルスPdは、クランプ・パルスPcが映像信号S
Vのペデスタル部Upに対応して高レベルをとるときの
み低レベルをとるものとされている。
のクランプ・パルスPcは、映像信号SVのペデスタル
部upに対応して高レベルをとるものとされており、一
方、パルスPdは、クランプ・パルスPcが映像信号S
Vのペデスタル部Upに対応して高レベルをとるときの
み低レベルをとるものとされている。
そして、入力端子11に映像信号Svのペデスタル部U
pが到来する期間において、端子14に高レベルをとる
クランプ・パルスPcが供給されるとともに、端子15
に低レベルをとるパルスPdが供給されるとき、トラン
ジスタQ、がオン状態とされるとともに、トランジスタ
Q1がオフ状態とされる。それにより、トランジスタQ
l及びQ2から成る差動回路が動作状態とされて、トラ
ンジスタQ1のベースに抵抗R1を通して供給される映
像信号Svのペデスタル部upのレベルと、トランジス
タQ、のベースに供給されるペデスタル基準レベルとが
比較され、トランジスタQ1のコレクタに得られる比較
出力により、積分コンデンサCoが充電される。そして
、積分コンデンサCoに得られる電圧に基づく電圧フィ
ードバックが、トランジスタQ5を通じてトランジスタ
Q1のベースにかけられ、トランジスタQ1及びQ2の
夫々のベース電位が相等しくなるようにする動作、従っ
て、トランジスタQ、のベース電位Viをクランプ基準
レベルVcに一致させようとする動作が行われる。即ち
、フィードバック形クランプ部による、映像信号Svに
対するペデスタル・クランプがなされるのである。
pが到来する期間において、端子14に高レベルをとる
クランプ・パルスPcが供給されるとともに、端子15
に低レベルをとるパルスPdが供給されるとき、トラン
ジスタQ、がオン状態とされるとともに、トランジスタ
Q1がオフ状態とされる。それにより、トランジスタQ
l及びQ2から成る差動回路が動作状態とされて、トラ
ンジスタQ1のベースに抵抗R1を通して供給される映
像信号Svのペデスタル部upのレベルと、トランジス
タQ、のベースに供給されるペデスタル基準レベルとが
比較され、トランジスタQ1のコレクタに得られる比較
出力により、積分コンデンサCoが充電される。そして
、積分コンデンサCoに得られる電圧に基づく電圧フィ
ードバックが、トランジスタQ5を通じてトランジスタ
Q1のベースにかけられ、トランジスタQ1及びQ2の
夫々のベース電位が相等しくなるようにする動作、従っ
て、トランジスタQ、のベース電位Viをクランプ基準
レベルVcに一致させようとする動作が行われる。即ち
、フィードバック形クランプ部による、映像信号Svに
対するペデスタル・クランプがなされるのである。
続いて、入力端子11に映像信号3vの映像情報部Uv
が到来する期間においては、端子14に高し/Aニルを
とるクランプ・パルスpcが供給されず、一方、Oa子
15に高レベルをとるパルスPdが供給される。それに
より、トランジスタQ6がオフ状態とされるとともに、
トランジスタQ7がオン状態とされ、トランジスタQ、
及びQ2から成る差動回路が非動作状態とされる。従っ
て、フィードハック形クランプ部は、積分コンデンサC
Oに得られた電圧を保持する状態におかれることになる
。
が到来する期間においては、端子14に高し/Aニルを
とるクランプ・パルスpcが供給されず、一方、Oa子
15に高レベルをとるパルスPdが供給される。それに
より、トランジスタQ6がオフ状態とされるとともに、
トランジスタQ7がオン状態とされ、トランジスタQ、
及びQ2から成る差動回路が非動作状態とされる。従っ
て、フィードハック形クランプ部は、積分コンデンサC
Oに得られた電圧を保持する状態におかれることになる
。
このとき、トランジスタQ1とトランジスタQ6とによ
り、トランジスタQIoと抵抗R7とで形成される電流
源を共有し、カレントミラーを形成するトランジスタQ
3及びQ4を負荷とする差動回路が形成される。そして
、トランジスタQ、のコレクタに、トランジスタQ1の
ベースに抵抗R3を通じて供給される映像信号Svの映
像情報部Uvに基づく電流が流れ、それと同じ電流がト
ランジスタQ4に流れて、積分コンデンサCOに斯かる
映像信号3vの映像情報部UVに応じた電流が供給され
る。このため、積分コンデンサCoの電圧が映像信号S
vの映像情報部Uvに応じて変化し、その結果、トラン
ジスタQ1のベース電位Viが、映像信号SVの映像情
報部tJvのレベルに応して、クランプ基準レベルVc
に対するオフセットを生じるものとされる。斯かるトラ
ンジスタQ、のベース電位■1のクランプ基準レベルV
Cに対するオフセントは、第2図に示される如く、トラ
ンジスタQ、のベース電位Viが、クランプ基準レベル
Vcより低下せしめられて生じる、ΔVcとされる。従
って、この場合、映像信号Svにペデスタル・クランプ
が施されるにあたって、直流伝送率が、映像信号Svの
映像情報部UVのレベルに応じたものとされる。
り、トランジスタQIoと抵抗R7とで形成される電流
源を共有し、カレントミラーを形成するトランジスタQ
3及びQ4を負荷とする差動回路が形成される。そして
、トランジスタQ、のコレクタに、トランジスタQ1の
ベースに抵抗R3を通じて供給される映像信号Svの映
像情報部Uvに基づく電流が流れ、それと同じ電流がト
ランジスタQ4に流れて、積分コンデンサCOに斯かる
映像信号3vの映像情報部UVに応じた電流が供給され
る。このため、積分コンデンサCoの電圧が映像信号S
vの映像情報部Uvに応じて変化し、その結果、トラン
ジスタQ1のベース電位Viが、映像信号SVの映像情
報部tJvのレベルに応して、クランプ基準レベルVc
に対するオフセットを生じるものとされる。斯かるトラ
ンジスタQ、のベース電位■1のクランプ基準レベルV
Cに対するオフセントは、第2図に示される如く、トラ
ンジスタQ、のベース電位Viが、クランプ基準レベル
Vcより低下せしめられて生じる、ΔVcとされる。従
って、この場合、映像信号Svにペデスタル・クランプ
が施されるにあたって、直流伝送率が、映像信号Svの
映像情報部UVのレベルに応じたものとされる。
斯かる状況において、トランジスタQ、のコレクタを流
れる、トランジスタQ1のベースに抵抗R1を通じて供
給される映像信号Svの映像情報部U■に基づく電流の
値は、トランジスタQ1のエミッタに接続された抵抗R
3の値に応じて設定され、従って、抵抗R6は電流調整
手段として機能し、積分コンデンサCOに映像信号Sv
の映像情報部Uvに応じて供給される電流も抵抗R6の
値に応じて設定されて、トランジスタQ1のベース電位
Viのクランプ基準レベルVcに対するオフセットΔV
cが、抵抗R3の値に応じて変化せしめられることにな
る。即ち、映像信号SVにペデスタル・クランプが施さ
れるにあたって、映像信号S■の映像情報部UVのレベ
ルに応じたものとされる直流伝送率が、抵抗R3の値の
選択により、任意に設定できることになる。
れる、トランジスタQ1のベースに抵抗R1を通じて供
給される映像信号Svの映像情報部U■に基づく電流の
値は、トランジスタQ1のエミッタに接続された抵抗R
3の値に応じて設定され、従って、抵抗R6は電流調整
手段として機能し、積分コンデンサCOに映像信号Sv
の映像情報部Uvに応じて供給される電流も抵抗R6の
値に応じて設定されて、トランジスタQ1のベース電位
Viのクランプ基準レベルVcに対するオフセットΔV
cが、抵抗R3の値に応じて変化せしめられることにな
る。即ち、映像信号SVにペデスタル・クランプが施さ
れるにあたって、映像信号S■の映像情報部UVのレベ
ルに応じたものとされる直流伝送率が、抵抗R3の値の
選択により、任意に設定できることになる。
ここで、映像信号Svの映像情報部Uvにおけるホワイ
ト・ピーク値をVv、映像信号SVにおける映像情報部
Uvの個々の期間をTV、クランプ・パルスPc0幅を
Tc、抵抗R3及びR4の夫々の値を「、抵抗R6の値
をrx、映像信号SVに対スるペデスタル・クランプが
なされる期間に積分コンデンサCOに流れる電流をIp
、及び、映像信号3vの映像情報部IJvが到来する期
間に積分コンデンサCOに流れる電流をivとすると、
映像信号Svにペデスタル・クランプが施されるにあた
っての直流伝送率k(%)は、k=(Vv−ΔVc)/
Vv 100 −−−(11となる。
ト・ピーク値をVv、映像信号SVにおける映像情報部
Uvの個々の期間をTV、クランプ・パルスPc0幅を
Tc、抵抗R3及びR4の夫々の値を「、抵抗R6の値
をrx、映像信号SVに対スるペデスタル・クランプが
なされる期間に積分コンデンサCOに流れる電流をIp
、及び、映像信号3vの映像情報部IJvが到来する期
間に積分コンデンサCOに流れる電流をivとすると、
映像信号Svにペデスタル・クランプが施されるにあた
っての直流伝送率k(%)は、k=(Vv−ΔVc)/
Vv 100 −−−(11となる。
ΔVcについては、積分コンデンサCOの平衡状態にお
ける電荷変動を考慮して求めるものとし1、電流Ipに
よる充電量をW +)とし、また、電流Ivによる放電
量をWvとすると、 Wp=Tc−1p =Tc−・ΔVc/r ・=(2)wv
=’rv −I V =Tv・(Vv−ΔV C)/rx −−・(3)
という関係が得られる。
ける電荷変動を考慮して求めるものとし1、電流Ipに
よる充電量をW +)とし、また、電流Ivによる放電
量をWvとすると、 Wp=Tc−1p =Tc−・ΔVc/r ・=(2)wv
=’rv −I V =Tv・(Vv−ΔV C)/rx −−・(3)
という関係が得られる。
そして、W p = Wvであるので11式(2)及び
(3)より、 Tc・ΔV c/r=T v ・(V v−ΔVc)/
rxが得られ、従って、 ΔVc=r−Tv・Vv/(rx−Tc+r−Tv)・
・ ・ (4) が求められる。
(3)より、 Tc・ΔV c/r=T v ・(V v−ΔVc)/
rxが得られ、従って、 ΔVc=r−Tv・Vv/(rx−Tc+r−Tv)・
・ ・ (4) が求められる。
そこで、弐(4)を式(1)に代入して、k=rx−T
c/(rx・Tc+r−Tv)−to。
c/(rx・Tc+r−Tv)−to。
が得られる。
斯かる結果からしても、直流伝送率kが、抵抗R5の値
rxを選択することにより、任意に設定し得るものであ
ることが理解される。
rxを選択することにより、任意に設定し得るものであ
ることが理解される。
上述の如くにして、直流伝送率kが抵抗R3の値rxを
選択することにより適切に設定されたもとで、ペデスタ
ル・クランプが施された映像信号は、出力端子16から
取り出される。
選択することにより適切に設定されたもとで、ペデスタ
ル・クランプが施された映像信号は、出力端子16から
取り出される。
(発明の効果)
以上の説明から明らかな如く、本発明に係る映像信号処
理回路によれば、基本的には、積分コンデンサを伴った
フィードバック形クランプ回路の形態をとる比較的簡単
な構成をもって、映像信号にペデスタル・クランプを施
すことができ、しかも、映像信号に対するペデスタル・
クランプを行うにあたって、直流伝送率を任意に設定す
ることができ、種々の場合において、映像信号の直流レ
ベルをR通なものとすることができる利点が得られる。
理回路によれば、基本的には、積分コンデンサを伴った
フィードバック形クランプ回路の形態をとる比較的簡単
な構成をもって、映像信号にペデスタル・クランプを施
すことができ、しかも、映像信号に対するペデスタル・
クランプを行うにあたって、直流伝送率を任意に設定す
ることができ、種々の場合において、映像信号の直流レ
ベルをR通なものとすることができる利点が得られる。
第1図は本発明に係る映像信号処理回路の一例を示す回
路図、第2図は第1図に示される例の動作説明に供され
る波形図である。 図中、Q1〜Q、。はトランジスタ、R,〜R7は抵抗
、COは積分コンデンサ、11は入力端子、16は出力
端子である。 代理人 弁理士 神 原 貞 昭 14.’、 >実
施例 第1図 v 実施例の各部の波形 第2図
路図、第2図は第1図に示される例の動作説明に供され
る波形図である。 図中、Q1〜Q、。はトランジスタ、R,〜R7は抵抗
、COは積分コンデンサ、11は入力端子、16は出力
端子である。 代理人 弁理士 神 原 貞 昭 14.’、 >実
施例 第1図 v 実施例の各部の波形 第2図
Claims (1)
- 【特許請求の範囲】 映像信号が供給される入力端子と、 該入力端子に接続されて、該入力端子に供給される映像
信号にペデスタル・クランプを施す、積分コンデンサを
備えて構成されたフィードバック形クランプ部と、 該フィードバック形クランプ部が上記積分コンデンサに
得られる電圧を保持する状態をとる期間においても、上
記積分コンデンサに上記入力端子に供給される映像信号
に応じた電流を供給するものとされ、該映像信号に応じ
た電流の値を変化させる電流調整手段を有した電流供給
部と、 上記フィードバック形クランプ部によるペデスタル・ク
ランプが施された映像信号を取り出す出力端子と、 を含んで構成された映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071060A JP2540849B2 (ja) | 1987-03-25 | 1987-03-25 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071060A JP2540849B2 (ja) | 1987-03-25 | 1987-03-25 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236475A true JPS63236475A (ja) | 1988-10-03 |
| JP2540849B2 JP2540849B2 (ja) | 1996-10-09 |
Family
ID=13449599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62071060A Expired - Lifetime JP2540849B2 (ja) | 1987-03-25 | 1987-03-25 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540849B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827480A (ja) * | 1981-08-11 | 1983-02-18 | Sanyo Electric Co Ltd | テレビジヨン受像機の映像レベル補正回路 |
| JPS60212068A (ja) * | 1984-04-06 | 1985-10-24 | Canon Inc | フイ−ドバツククランプ回路 |
-
1987
- 1987-03-25 JP JP62071060A patent/JP2540849B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827480A (ja) * | 1981-08-11 | 1983-02-18 | Sanyo Electric Co Ltd | テレビジヨン受像機の映像レベル補正回路 |
| JPS60212068A (ja) * | 1984-04-06 | 1985-10-24 | Canon Inc | フイ−ドバツククランプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2540849B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212570A (ja) | クランプ回路 | |
| JPS5997281A (ja) | 映像表示装置の黒映像電流レベルを自動的に制御する装置 | |
| JPH0532948B2 (ja) | ||
| US4725882A (en) | Scrambled video signal processor | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JPS5990474A (ja) | 自動バイアス制御装置 | |
| JPH10117360A (ja) | デューティサイクル変調制御信号を用いたバス制御配置 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JPS5997287A (ja) | 信号サンプリング方式 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JPH02146194A (ja) | サンプルホールド回路 | |
| JP3283891B2 (ja) | クランプ回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2508533B2 (ja) | 帰還形クランプ回路 | |
| JP2530229B2 (ja) | 映像信号クランプ回路 | |
| JPS63261961A (ja) | レベル固定回路 | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| JPH04170270A (ja) | 信号処理回路 | |
| JPH05292345A (ja) | クランプ回路 | |
| JPS58111574A (ja) | ビデオ調整回路 | |
| JPS5920313B2 (ja) | 直流分再生回路 | |
| JPH0425753B2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JPH056391B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |