JPS60213111A - デイジタル回路装置のクロツク信号発生回路 - Google Patents
デイジタル回路装置のクロツク信号発生回路Info
- Publication number
- JPS60213111A JPS60213111A JP59068655A JP6865584A JPS60213111A JP S60213111 A JPS60213111 A JP S60213111A JP 59068655 A JP59068655 A JP 59068655A JP 6865584 A JP6865584 A JP 6865584A JP S60213111 A JPS60213111 A JP S60213111A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock signal
- circuit
- outputs
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
将術番野
この発明は、各種のディジタル回路装置においてその動
作の基本となるクロック信号を発生するり四ツク信号発
生回路に関する。
作の基本となるクロック信号を発生するり四ツク信号発
生回路に関する。
技術的背景
マイクロコンピュータ応用機器やその他のディジタル信
号処理回路を含んだ多くの装置では１周知のように、Ｃ
Ｒ発振器や水晶発振器によって生成される一定周期の短
形連続パルスを基本クロック信号とし、そのクロック信
号に同期して回路動作が行なわれるように構成されてい
る。
号処理回路を含んだ多くの装置では１周知のように、Ｃ
Ｒ発振器や水晶発振器によって生成される一定周期の短
形連続パルスを基本クロック信号とし、そのクロック信
号に同期して回路動作が行なわれるように構成されてい
る。
この種のディジタル回路装置では、クロック信号が装置
の動作タイミングを決める根元的な信号となるので、ク
ロック信号発振器が何らかの障害で発振を停止してしま
うと、装置全体が正常に動作し得す、機能停止につなが
る。したがって、高い信頼性を要求される制御装置など
では、クロック信号の発振停止による装置全体の停止を
回避するために、何らかの対策を講じる必要がある。
の動作タイミングを決める根元的な信号となるので、ク
ロック信号発振器が何らかの障害で発振を停止してしま
うと、装置全体が正常に動作し得す、機能停止につなが
る。したがって、高い信頼性を要求される制御装置など
では、クロック信号の発振停止による装置全体の停止を
回避するために、何らかの対策を講じる必要がある。
発明の目的
この発明の目的は、クロック信号の発生系を簡単な回路
構成により２重化し、一方の系が故障しても他方の系で
自動的にこれをバックアップし、クロック信号を連続し
て供給することができるよう圧したディジタル回路装置
のクロック信号発生回路を提供するととＫある。
構成により２重化し、一方の系が故障しても他方の系で
自動的にこれをバックアップし、クロック信号を連続し
て供給することができるよう圧したディジタル回路装置
のクロック信号発生回路を提供するととＫある。
発明の概要
コノ発明のクロック信号発生回路は、クロック信号を生
成する２つの発振器と、この２つの発振器の発振停止を
それぞれ検出する２つの発振監視回路を備える。また、
２つの発振監視回路の出力で反転制御されるフリップフ
ロップを有し、このフリップフロップの出力でゲート回
路を制御して、上記２つの発振器の出力を単一の出力端
に択一的ＩＫ導出するように構成されている。
成する２つの発振器と、この２つの発振器の発振停止を
それぞれ検出する２つの発振監視回路を備える。また、
２つの発振監視回路の出力で反転制御されるフリップフ
ロップを有し、このフリップフロップの出力でゲート回
路を制御して、上記２つの発振器の出力を単一の出力端
に択一的ＩＫ導出するように構成されている。
実施例
ｉ＠１図はこの発明の一実施例によるクロック信号発生
回路の構成を示し、第２図はその動作例を示すタイミン
グチャートである。
回路の構成を示し、第２図はその動作例を示すタイミン
グチャートである。
第１図において、１ａと１ｂは発振器で、それぞれ所定
周期のクロック信号Ｃｋａ、Ｃｋｂを出力する。両発振
器１ａ、ｌｂの出力側にはそれぞれトライステート形の
バッファゲート２ａ、２ｂが接続され、この両グー）２
ａ、２ｂの出力側はワイヤードオア接続され、単一のク
ロック信号出力端３に接続されている。両ゲー）２ａ、
２ｂはフリップフロップ５の出力Ｇａ、ＧｂＫよって制
御され、両発振器１ａ、ｌｂの出力Ｃｋａ、 Ｃｋｂの
いずれか一方を出力端３に導出する。
周期のクロック信号Ｃｋａ、Ｃｋｂを出力する。両発振
器１ａ、ｌｂの出力側にはそれぞれトライステート形の
バッファゲート２ａ、２ｂが接続され、この両グー）２
ａ、２ｂの出力側はワイヤードオア接続され、単一のク
ロック信号出力端３に接続されている。両ゲー）２ａ、
２ｂはフリップフロップ５の出力Ｇａ、ＧｂＫよって制
御され、両発振器１ａ、ｌｂの出力Ｃｋａ、 Ｃｋｂの
いずれか一方を出力端３に導出する。
また、両発振器１ａ、ｌｂの出力側にはそれぞれ発振監
視回路４ａ、４ｂが接続され【いる。この監視回路４ａ
、４ｂは例えば単トリが可能な単安定マルチバイブレー
タなどのＣＲ時定数回路を含んだタイマ回路で構成され
、各発振器１ａ、ｌｂの出力Ｃｋａ、Ｃｋｂを受けてそ
の発振停止を検出する。つまり、発振出力Ｃｋａが一定
周期以下で変化しているときは（正常に発振している）
、監視回路４ａの出力ＤａはＬレベルに保たれ、発振器
１ａが発振停止し、その出力ＣｋａがＬレベルあるいは
Ｈレベルのまま一定時間経過すると、監視回路４ａの出
力ＤａがＨレベルになる。まった（同様に、発振器１ｂ
が発振停止すると、監視回路４ｂの出カＤｂＩＪ″−Ｈ
レベルになる。
視回路４ａ、４ｂが接続され【いる。この監視回路４ａ
、４ｂは例えば単トリが可能な単安定マルチバイブレー
タなどのＣＲ時定数回路を含んだタイマ回路で構成され
、各発振器１ａ、ｌｂの出力Ｃｋａ、Ｃｋｂを受けてそ
の発振停止を検出する。つまり、発振出力Ｃｋａが一定
周期以下で変化しているときは（正常に発振している）
、監視回路４ａの出力ＤａはＬレベルに保たれ、発振器
１ａが発振停止し、その出力ＣｋａがＬレベルあるいは
Ｈレベルのまま一定時間経過すると、監視回路４ａの出
力ＤａがＨレベルになる。まった（同様に、発振器１ｂ
が発振停止すると、監視回路４ｂの出カＤｂＩＪ″−Ｈ
レベルになる。
両監視回路４ａ、４ｂの出力Ｄａ、Ｄｂが上記フリップ
フロップ５０入力となり、これを反転制御する。フリッ
プ７０ツブ５は図示した回路構成から明かなように次の
ように動作する。入力Ｄ ａ。
フロップ５０入力となり、これを反転制御する。フリッ
プ７０ツブ５は図示した回路構成から明かなように次の
ように動作する。入力Ｄ ａ。
ＤｂがともＫＬレベルのとき、出力Ｇａ、Ｇｂは不定で
、前の状態を維持する。入力ＤａがＬレベル。
、前の状態を維持する。入力ＤａがＬレベル。
入力ＤｂがＨレベルのとき、出力ＧａがＨレベル。
出力ＧｂがＬレベルになる。入力ＤｂがＨレベル。
入力ＤｂがＬレベルのとき、出力ＧａがＬレベル。
出力ＧｂがＨレベルになる。また入力Ｄａ、Ｄｂがとも
にＨレベルになると、出力Ｇａ、ＧｂがともＫＬレベル
になる。
にＨレベルになると、出力Ｇａ、ＧｂがともＫＬレベル
になる。
バッフアゲ−）２ａ、２ｂはその制御信号Ｇａ。
（３ｂがＨレベルのときオンし、Ｌレベルのときオフす
る。
る。
次に第２図に従って上記回路の動作を説明する。
第２図において、時点ｔ１までは両発振器１ａ。
１ｂがともに正常に発振し、監視回路４ａ、４ｂの出力
Ｄａ、ＤｂはともにＬレベルになっている。
Ｄａ、ＤｂはともにＬレベルになっている。
この例では、このときフリップフロップ５の出力Ｇａが
Ｈレベルになっていて、バッファゲート２ａがオンし、
発振器１ａの出力Ｃｋａがクロック信号Ｃｋとして出力
端３に導出されている。
Ｈレベルになっていて、バッファゲート２ａがオンし、
発振器１ａの出力Ｃｋａがクロック信号Ｃｋとして出力
端３に導出されている。
そして時点ｔ１で発振器１ａの発振が停止し、それが監
視回路４ａで検出され、ある程度遅れた時点ｔ２で監視
回路４ａの出力ＤａがＨレベルになる。すると７リツプ
フロツプ５が反転し、ＧａがＬレベルでＧｂがＨレベル
となり、バックアゲ−）２ａがオフしてバッファゲート
２ｂがオンし、時点ｔ２以降は、正常に発振を続ける発
振器１ｂの出力Ｃｋｂがクロック信号Ｃｋとして導出さ
れる。
視回路４ａで検出され、ある程度遅れた時点ｔ２で監視
回路４ａの出力ＤａがＨレベルになる。すると７リツプ
フロツプ５が反転し、ＧａがＬレベルでＧｂがＨレベル
となり、バックアゲ−）２ａがオフしてバッファゲート
２ｂがオンし、時点ｔ２以降は、正常に発振を続ける発
振器１ｂの出力Ｃｋｂがクロック信号Ｃｋとして導出さ
れる。
このように、２つの発振器１ａ、ｌｂが同時に停止しな
い限り、ディジタル回路装置にクロック信号Ｃｋを送り
続けることができる。
い限り、ディジタル回路装置にクロック信号Ｃｋを送り
続けることができる。
発明の効果
以上詳細に説明したように、この発明によればディジタ
ル回路装置のクロック発生回路を簡単な構成で２重化さ
れ、一方の系が停止しても他方の系がこれに代ってクロ
ック信号を供給し続けるので、装置全体の信頼性を大幅
に高めることができる。
ル回路装置のクロック発生回路を簡単な構成で２重化さ
れ、一方の系が停止しても他方の系がこれに代ってクロ
ック信号を供給し続けるので、装置全体の信頼性を大幅
に高めることができる。
第１図はこの発明の一実施例によるクロック信号発生回
路の構成を示すプルツク図、第２図＆ｉその動作例を示
すフローチャートである。 ｌａ、ｌｂ・・・発振器、２ａ、 ２ｂ−バッフアゲ−
に３・・・出力端、４ｍ、 ４ｂ・・・発振監視回路、
５・・・フリップフロップ。 ゛） ’＜ ５８ ｊ３ ８ δ Ｑ
路の構成を示すプルツク図、第２図＆ｉその動作例を示
すフローチャートである。 ｌａ、ｌｂ・・・発振器、２ａ、 ２ｂ−バッフアゲ−
に３・・・出力端、４ｍ、 ４ｂ・・・発振監視回路、
５・・・フリップフロップ。 ゛） ’＜ ５８ ｊ３ ８ δ Ｑ
Claims (1)
- （１）所定周期のり四ツク信号をそれぞれ生成する２つ
の発振器と、この２つの発振器に対応してそれぞれ設け
られ、各発振器の発振停止を検出する２つの発振監視回
路と、この２つの発振監視回路の出力によって反転制御
される７リツプ７０ツブと、このツリツブフロップの出
力により【制−され、上記２つの発振器の出力を単一の
出力端に択一的に導出するゲート回路とからなるディジ
タル回路装置のりｐツク信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068655A JPS60213111A (ja) | 1984-04-06 | 1984-04-06 | デイジタル回路装置のクロツク信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068655A JPS60213111A (ja) | 1984-04-06 | 1984-04-06 | デイジタル回路装置のクロツク信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213111A true JPS60213111A (ja) | 1985-10-25 |
Family
ID=13379928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068655A Pending JPS60213111A (ja) | 1984-04-06 | 1984-04-06 | デイジタル回路装置のクロツク信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
-
1984
- 1984-04-06 JP JP59068655A patent/JPS60213111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114348B2 (ja) | 論理回路 | |
| GB1256164A (en) | Signal phasecompensation circuits | |
| GB1412779A (en) | Frequency adjustment of timekeepers | |
| US4011516A (en) | Frequency correction arrangement | |
| US4857868A (en) | Data driven clock generator | |
| JPS6256529B2 (ja) | ||
| JPS60213111A (ja) | デイジタル回路装置のクロツク信号発生回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| GB1243594A (en) | Improvements in or relating to automatic frequency controlled oscillators | |
| KR880014744A (ko) | 위상 고정 루프 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JP3069107B2 (ja) | テストモード設定回路装置 | |
| JPS62192815A (ja) | クロツク切替回路 | |
| JPS6228823A (ja) | 信号切換回路 | |
| JPS6348203B2 (ja) | ||
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPH0366220A (ja) | 発振回路 | |
| JPS63271514A (ja) | クロツク信号の切り替え回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0467215A (ja) | システムクロック出力回路 | |
| JPS6198002A (ja) | 発振装置 | |
| JPH04160613A (ja) | クロック切替回路 | |
| JPH049336B2 (ja) | ||
| JPH04305719A (ja) | クロック信号切換え回路 | |
| JPH0336812A (ja) | 同期回路 |