JPS60215280A - ベクトル演算処理装置 - Google Patents
ベクトル演算処理装置Info
- Publication number
- JPS60215280A JPS60215280A JP7236384A JP7236384A JPS60215280A JP S60215280 A JPS60215280 A JP S60215280A JP 7236384 A JP7236384 A JP 7236384A JP 7236384 A JP7236384 A JP 7236384A JP S60215280 A JPS60215280 A JP S60215280A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- vector length
- register
- arithmetic
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、情報処理装置の演算装置に関する。
特に、ベクトル量としてのデータ群について複数の演算
ユニフトで分散処理を行うベクトル演算処理装置に関す
る。
ユニフトで分散処理を行うベクトル演算処理装置に関す
る。
従来例装置では、それぞれの演算ユニットで処理される
データの個数を示すベクトル長は、ベクトルデータ全体
のベクトル長を直接デコードすることにより、各演算回
路に対応して算出されているので、それぞれの演算回路
のベクトル長を検知する制御回路が複雑になる欠点があ
った。
データの個数を示すベクトル長は、ベクトルデータ全体
のベクトル長を直接デコードすることにより、各演算回
路に対応して算出されているので、それぞれの演算回路
のベクトル長を検知する制御回路が複雑になる欠点があ
った。
本発明は、ベクトル長を算出するための制御回路を簡単
化して、装置全体を経済化することができるベクトル演
算装置を提供することを目的上する。
化して、装置全体を経済化することができるベクトル演
算装置を提供することを目的上する。
本発明は、複数のエレメントから成るベクトルデータを
複数の演算ユニットで処理する場合に、全体の処理すべ
きエレメント数を示するベクトル長に比較的簡単な処理
を施すことにより、各演算ユニットが行うべき処理数を
与え、ベクトル長演算のため全てのデータについて行う
カウントを不要にするもので、ベクトルデータを格納す
るベクトルレジスタ手段と、このベクトルデータを演算
する複数の演算回路と、この演算回路のそれぞれで処理
されるベクトルデータのベクトル長を指定するビットパ
ターンを生成する制御手段とを備えたベクトル演算処理
装置において、上記ビットパターンを上位ビット群と下
位ビット群に分離する手段を備え、上記演算回路では、
この上位ビット群に基づいて、各ベクトルデータに共通
の処理成分の処理をそのベクトルデータについて共通に
実行する手段と、上記下位ビット群に基づいて、各ベク
トルデータに共通でない処理成分の処理をそのベクトル
データについて個別に実行する手段とを含むことを特徴
とする。
複数の演算ユニットで処理する場合に、全体の処理すべ
きエレメント数を示するベクトル長に比較的簡単な処理
を施すことにより、各演算ユニットが行うべき処理数を
与え、ベクトル長演算のため全てのデータについて行う
カウントを不要にするもので、ベクトルデータを格納す
るベクトルレジスタ手段と、このベクトルデータを演算
する複数の演算回路と、この演算回路のそれぞれで処理
されるベクトルデータのベクトル長を指定するビットパ
ターンを生成する制御手段とを備えたベクトル演算処理
装置において、上記ビットパターンを上位ビット群と下
位ビット群に分離する手段を備え、上記演算回路では、
この上位ビット群に基づいて、各ベクトルデータに共通
の処理成分の処理をそのベクトルデータについて共通に
実行する手段と、上記下位ビット群に基づいて、各ベク
トルデータに共通でない処理成分の処理をそのベクトル
データについて個別に実行する手段とを含むことを特徴
とする。
以下、本発明実施例装置を図面に基づいて説明する。第
１図は、この実施例装置の構成を示すブロック構成図で
あり、第２図は、第１図に示される演算ユニットの構成
を示すブロック構成図である。
１図は、この実施例装置の構成を示すブロック構成図で
あり、第２図は、第１図に示される演算ユニットの構成
を示すブロック構成図である。
まず、この実施例装置の構成を第１図および第２図に基
づいて説明する。この実施例装置は、演算ユニット１０
０〜１０３と、ベクトルレジスタ手段２００〜２０３と
、制御ユニット３００とで構成され、ここで、演算ユニ
ット１００〜１０３のそれぞれは、レジスタ１と、デコ
ーダ２と、フリップフロップ３と、ダウンカウンタ４と
、論理和回路５とで構成され、制御ユニット３００は、
ベクトル長レジスタ３０１を含む。第一ベクトルレジス
タ手段２００の出力は第一演算ユニット１００の入力に
接続され、第二ベクトルレジスタ手段２０１の出力は第
二演算ユニット１０１０入力に接続され、第三ベクトル
レ゛ジスタ手段２０２の出力は第三演算ユニット１０２
の人力に接続され、また、第四ベクトルレジスタ２０３
の出力は第四演算ユニット１０３の入力に接続され、一
方、制御ユニット３００に含まれるベクトル長レジスタ
３０１の出力は第一演算ユニッｌ−１００の入力、第二
演算ユニット１０１の入力、第三演算ユニット１０２の
入力および第四演算ユニット１０３の入力のそれぞれに
接続される。また、演算ユニット１００〜１０３のそれ
ぞれは、ベクトル長レジスタ３０１の出力の内の第一の
部分の出力はレジスタ１の第一の入力に接続され、ベク
トル長レジスタ３０１の出力の内の第二の部分の出力は
デコーダ２の第一の人力に接続され、レジスタ１の第一
の出力はダウンカウンタ４の入力および論理和回路５の
第一の入力に接続され、ダウンカウンタ４の出力はレジ
スタ１の第二の入力に接続され、また、レジスタ１の第
二の出力はデコーダ２の第二の入力に接続され、デコー
ダ２の第一の出力はフリップフロップ３の第一の入力に
接続され、デコーダ２の第二の出力はフリップフロップ
３の第二の入力に接続され、フリップフロップ３の出力
は論理和回路５の入力に接続される。
づいて説明する。この実施例装置は、演算ユニット１０
０〜１０３と、ベクトルレジスタ手段２００〜２０３と
、制御ユニット３００とで構成され、ここで、演算ユニ
ット１００〜１０３のそれぞれは、レジスタ１と、デコ
ーダ２と、フリップフロップ３と、ダウンカウンタ４と
、論理和回路５とで構成され、制御ユニット３００は、
ベクトル長レジスタ３０１を含む。第一ベクトルレジス
タ手段２００の出力は第一演算ユニット１００の入力に
接続され、第二ベクトルレジスタ手段２０１の出力は第
二演算ユニット１０１０入力に接続され、第三ベクトル
レ゛ジスタ手段２０２の出力は第三演算ユニット１０２
の人力に接続され、また、第四ベクトルレジスタ２０３
の出力は第四演算ユニット１０３の入力に接続され、一
方、制御ユニット３００に含まれるベクトル長レジスタ
３０１の出力は第一演算ユニッｌ−１００の入力、第二
演算ユニット１０１の入力、第三演算ユニット１０２の
入力および第四演算ユニット１０３の入力のそれぞれに
接続される。また、演算ユニット１００〜１０３のそれ
ぞれは、ベクトル長レジスタ３０１の出力の内の第一の
部分の出力はレジスタ１の第一の入力に接続され、ベク
トル長レジスタ３０１の出力の内の第二の部分の出力は
デコーダ２の第一の人力に接続され、レジスタ１の第一
の出力はダウンカウンタ４の入力および論理和回路５の
第一の入力に接続され、ダウンカウンタ４の出力はレジ
スタ１の第二の入力に接続され、また、レジスタ１の第
二の出力はデコーダ２の第二の入力に接続され、デコー
ダ２の第一の出力はフリップフロップ３の第一の入力に
接続され、デコーダ２の第二の出力はフリップフロップ
３の第二の入力に接続され、フリップフロップ３の出力
は論理和回路５の入力に接続される。
次に、この実施例装置の動作を第１図および第２図に基
づいて説明する。この実施例装置では、４×ｉ （ただ
し、ｉ＝Ｑ、１．２−）で表わされるエレメント番号を
有するベクトルデータが第一ベクトルレジスタ手段２０
０に格納され、第一演算ユニット１００で演算処理が行
われ、４ｘ （ｉ＋１）で表わされるエレメント番号を
有するベクトルデータが第二ベクトルレジスタ手段２０
１に格納され、第二演算ユニッ目Ｏ１で演算処理が行わ
れ、４×（ｉ＋ｉ）で表わされるエレメント番号を有す
るベクトルデータが第三ベクトルレジスタ手段２０２に
格納され、第三演算ユニソ） １０２で演算処理が行わ
れ、４ｘ（ｉ＋３）で表わされるエレメント番号を有す
るベクトルデータが第四ベクトルレジスタ手段２０３に
格納され、第四演算ユニット１０３・で演算処理が行わ
れる。′ 一方、制御ユニット３００のベクトル長レジスタから、
それぞれの演算ユニット１００〜１０３ごとにベクトル
長信号が与えられる。このベクトル長信号のビットパタ
ーンの下位ビットＢＰＩ４およびＢＰｔｓが、それぞれ
の演算ユニット１００〜１０３のデコーダ２に入力する
。と、それぞれデコーダ２で次の論理演算が行われて、
ベクトル長付加ビットＥｏ〜Ｅ３が生成される。
づいて説明する。この実施例装置では、４×ｉ （ただ
し、ｉ＝Ｑ、１．２−）で表わされるエレメント番号を
有するベクトルデータが第一ベクトルレジスタ手段２０
０に格納され、第一演算ユニット１００で演算処理が行
われ、４ｘ （ｉ＋１）で表わされるエレメント番号を
有するベクトルデータが第二ベクトルレジスタ手段２０
１に格納され、第二演算ユニッ目Ｏ１で演算処理が行わ
れ、４×（ｉ＋ｉ）で表わされるエレメント番号を有す
るベクトルデータが第三ベクトルレジスタ手段２０２に
格納され、第三演算ユニソ） １０２で演算処理が行わ
れ、４ｘ（ｉ＋３）で表わされるエレメント番号を有す
るベクトルデータが第四ベクトルレジスタ手段２０３に
格納され、第四演算ユニット１０３・で演算処理が行わ
れる。′ 一方、制御ユニット３００のベクトル長レジスタから、
それぞれの演算ユニット１００〜１０３ごとにベクトル
長信号が与えられる。このベクトル長信号のビットパタ
ーンの下位ビットＢＰＩ４およびＢＰｔｓが、それぞれ
の演算ユニット１００〜１０３のデコーダ２に入力する
。と、それぞれデコーダ２で次の論理演算が行われて、
ベクトル長付加ビットＥｏ〜Ｅ３が生成される。
すなわち、
Ｅｏ ＝Ｂ Ｐ １４＋Ｂ Ｐ Ｉｓ
Ｅ １ ＝Ｂ Ｐ Ｉ ４ ＋ Ｂ Ｐ ｌ５Ｅｚ 、
＝ Ｂ Ｐ Ｉ ４・Ｂ Ｐ １ｓＥ３＝０ このベクトル長付加ビットＥ、〜Ｅ３がフリップフロッ
プ３に出力される。
＝ Ｂ Ｐ Ｉ ４・Ｂ Ｐ １ｓＥ３＝０ このベクトル長付加ビットＥ、〜Ｅ３がフリップフロッ
プ３に出力される。
一方、ベクトル長信号のビットパターンの上位ビットＢ
Ｐ ｏ〜ＢＰ、２が、それぞれの演算ユニット１００
〜１０３のレジスタｌに入力すると、この信号が解読さ
れて、フリップフロップ３のリセットタイミング信号が
生成される。また、レジスタ１では上位ビットＢＰ、〜
ＢＰＩ３を初期値として入力し、「１」サイクルごとに
ダウンカウンタ４でダウンカウントが行われ、レジスタ
１に格納されるビットがすべてｒＯＪになると、フリッ
プフロップ３を「０」に設定して動作が終了する。
Ｐ ｏ〜ＢＰ、２が、それぞれの演算ユニット１００
〜１０３のレジスタｌに入力すると、この信号が解読さ
れて、フリップフロップ３のリセットタイミング信号が
生成される。また、レジスタ１では上位ビットＢＰ、〜
ＢＰＩ３を初期値として入力し、「１」サイクルごとに
ダウンカウンタ４でダウンカウントが行われ、レジスタ
１に格納されるビットがすべてｒＯＪになると、フリッ
プフロップ３を「０」に設定して動作が終了する。
フリップフロップ３の出力とレジスタ１の出力とが論理
和回路５で演算されて、それぞれの演算ユニットでのベ
クトルデータの処理数の検出が行われる。表は、演算ユ
ニットで処理されるベクトルデータの処理数と、ベクト
ル長のビットパターンとの関係を示すものである。
和回路５で演算されて、それぞれの演算ユニットでのベ
クトルデータの処理数の検出が行われる。表は、演算ユ
ニットで処理されるベクトルデータの処理数と、ベクト
ル長のビットパターンとの関係を示すものである。
（以下本頁余白）
この実施例装置では、演算ユニットの個数は四つである
が、任意の個数であっても、本発明を実施することがで
きる。ただし、この個数が「２ｆ１」個の場合はベクト
ル長付加ビットの解読が比較的容易になる。
が、任意の個数であっても、本発明を実施することがで
きる。ただし、この個数が「２ｆ１」個の場合はベクト
ル長付加ビットの解読が比較的容易になる。
また、この実施例装置では、ベクトル長付加ビットが「
１」のときに、ｒｌＪサイクルの処理が続行されるが、
ベクトル長付加ビットを「２」ビット以上にすることに
より、複数個の処理を続行させても、本発明、を実枠す
ることができる。
１」のときに、ｒｌＪサイクルの処理が続行されるが、
ベクトル長付加ビットを「２」ビット以上にすることに
より、複数個の処理を続行させても、本発明、を実枠す
ることができる。
また、この実施例装置では、上位ビット群に対応する処
理に続行してベクトル長付加ビットに対応する処理が行
われているが、ベクトル長付加ビットに対応する処理を
先行ｐ、上位ピント群に対応する処理を続行しても、本
発明を実施することができる。
理に続行してベクトル長付加ビットに対応する処理が行
われているが、ベクトル長付加ビットに対応する処理を
先行ｐ、上位ピント群に対応する処理を続行しても、本
発明を実施することができる。
本発明は、以上説明したように、全体の処理数として与
えられたビットパターンの一部をデコードすればそれぞ
れの演算ユニットの処理数が検知できるので、処理の制
御回路を簡単に構成することができる効果がある。
えられたビットパターンの一部をデコードすればそれぞ
れの演算ユニットの処理数が検知できるので、処理の制
御回路を簡単に構成することができる効果がある。
第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は第１図に示される演算ユニットの構成を示すブ
ロック構成図。 １・・・レジスタ、２・・・デコーダ、３・・・フリッ
プフロップ、４・・・ダウンカウンタ、５・・・論理和
回路、１００〜１０３・・・演算ユニット、２００〜２
０３・・・ベクトルレジスタ手段、３００・・・制御ユ
ニット、３０１・・・ベクトル長レジスタ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 尼１ し 特許庁長官 志 賀 学 殿 適 １、事件の表示 昭和５９年特許願第７２３６３号 ２、発明の名称 ベクトル演算処理装置３、補正をする
者 事件との関係 特許出願人 住 所 東京都港区芝五丁目３３番１号名 称 （４２
３）日本電気株式会社 代表者関本忠弘 ４、代理人 ５、補正命令の日付 （自発補正） ８、補正の内容 （１１明細書第７頁第１３行目 ｒＥ＋ ＝ＢＰ１ａ＋ＢＰ＋ｓＪの式をｒＥ、＋ ７Ｂ
Ｐ ＋ｓＪの式に補正する。 （２） 明細書第７頁第１８行目から第８頁第２行目「
一方、ベクトル長信号のビットパターンの上位ピッ）Ｂ
Ｐ、〜ＢＰ、ｓが、それぞれの演算ユニット１００〜１
０３のレジスタｌに人力すると、この信号が解読され（
３） 明細書第８頁第６行目 「「ＯＪになると」の後へ （４）明細書第１１頁第１行目 「図面の簡単な説明」を 「図面の簡単な説明」と補正する。
。 第２図は第１図に示される演算ユニットの構成を示すブ
ロック構成図。 １・・・レジスタ、２・・・デコーダ、３・・・フリッ
プフロップ、４・・・ダウンカウンタ、５・・・論理和
回路、１００〜１０３・・・演算ユニット、２００〜２
０３・・・ベクトルレジスタ手段、３００・・・制御ユ
ニット、３０１・・・ベクトル長レジスタ。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 尼１ し 特許庁長官 志 賀 学 殿 適 １、事件の表示 昭和５９年特許願第７２３６３号 ２、発明の名称 ベクトル演算処理装置３、補正をする
者 事件との関係 特許出願人 住 所 東京都港区芝五丁目３３番１号名 称 （４２
３）日本電気株式会社 代表者関本忠弘 ４、代理人 ５、補正命令の日付 （自発補正） ８、補正の内容 （１１明細書第７頁第１３行目 ｒＥ＋ ＝ＢＰ１ａ＋ＢＰ＋ｓＪの式をｒＥ、＋ ７Ｂ
Ｐ ＋ｓＪの式に補正する。 （２） 明細書第７頁第１８行目から第８頁第２行目「
一方、ベクトル長信号のビットパターンの上位ピッ）Ｂ
Ｐ、〜ＢＰ、ｓが、それぞれの演算ユニット１００〜１
０３のレジスタｌに人力すると、この信号が解読され（
３） 明細書第８頁第６行目 「「ＯＪになると」の後へ （４）明細書第１１頁第１行目 「図面の簡単な説明」を 「図面の簡単な説明」と補正する。
Claims (1)
- （１） ベクトルデータを格納するベクトルレジスタ手
段と、 このベクトルデータを演算する複数の演算回路と、 この演算回路のそれぞれで処理されるベクトルデータの
ベクトル長を指定するビットパターンを生成する制御手
段と を備えたベクトル演算処理装置において、上記ビットパ
ターンを上位ビット群と下位ビット群に分離する手段 を備え、 上記演算回路は、 この上位ピント群に基づいて、各ベクトルデータに共通
の処理成分の処理をそのベクトルデータについて共通に
実行する手段と、 上記下位ビット群に基づいて各ベクトルデータに共通で
ない処理成分の処理をそのベクトルデータについて個別
に実行する手段と を含むことを特徴とするベクトル演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236384A JPS60215280A (ja) | 1984-04-10 | 1984-04-10 | ベクトル演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236384A JPS60215280A (ja) | 1984-04-10 | 1984-04-10 | ベクトル演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215280A true JPS60215280A (ja) | 1985-10-28 |
Family
ID=13487152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7236384A Pending JPS60215280A (ja) | 1984-04-10 | 1984-04-10 | ベクトル演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6102285A (en) * | 1995-08-14 | 2000-08-15 | Elias; Josef | Parking meter system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764863A (en) * | 1980-10-09 | 1982-04-20 | Nec Corp | Information processor system |
| JPS57113175A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Vector arithmetic device |
| JPS5856180A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | ベクトル長の算出方式 |
-
1984
- 1984-04-10 JP JP7236384A patent/JPS60215280A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764863A (en) * | 1980-10-09 | 1982-04-20 | Nec Corp | Information processor system |
| JPS57113175A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Vector arithmetic device |
| JPS5856180A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | ベクトル長の算出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6102285A (en) * | 1995-08-14 | 2000-08-15 | Elias; Josef | Parking meter system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206654A1 (en) | Interrupt generation in a processor | |
| JPS60215280A (ja) | ベクトル演算処理装置 | |
| JPS5487451A (en) | Error correcting processor | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JPS6237737A (ja) | マイクロプロセツサ回路 | |
| JPS63181035A (ja) | シグナルプロセツサの命令生成回路 | |
| JPS55140926A (en) | Address controller of data processor | |
| JPH04287220A (ja) | 乗算回路 | |
| JP3251311B2 (ja) | 数値を表わすデータのソーティング方法 | |
| JPS6188334A (ja) | 除算回路 | |
| JPS6299848A (ja) | デ−タ変換装置 | |
| JPS6077244A (ja) | Ｃｒｃ回路 | |
| JPH03178224A (ja) | イネーブル信号付きデコーダ | |
| JPS61221931A (ja) | 演算素子 | |
| JPS60214660A (ja) | 可変長デ−タ受信解析回路 | |
| JP2728109B2 (ja) | データ指示信号発生回路 | |
| JPS59216247A (ja) | 関数値演算回路 | |
| JPS62296218A (ja) | 演算回路 | |
| JPH05314021A (ja) | メモリエラー修正回路 | |
| JPS61206081A (ja) | 濃度変換回路 | |
| JPS627295A (ja) | ↓５Ｃｎコ−ド系信号の読取り方式 | |
| JPH04242425A (ja) | １０進乗算器 | |
| JPS615345A (ja) | 直列乗算方法 | |
| JPH02204861A (ja) | ベクトルデータ処理装置 | |
| JPH1021054A (ja) | 演算処理装置 |