JPS627295A - ↓５Ｃｎコ−ド系信号の読取り方式 - Google Patents
↓５Ｃｎコ−ド系信号の読取り方式Info
- Publication number
- JPS627295A JPS627295A JP14698685A JP14698685A JPS627295A JP S627295 A JPS627295 A JP S627295A JP 14698685 A JP14698685 A JP 14698685A JP 14698685 A JP14698685 A JP 14698685A JP S627295 A JPS627295 A JP S627295A
- Authority
- JP
- Japan
- Prior art keywords
- pieces
- signal
- microprocessor
- sets
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔暑既要〕
交換機間を伝送する信号のうち５Ｃｎコード系信号の２
組を１個のマイクロプロセッサにより高速に読取らせる
ようにした読取り方式である。
組を１個のマイクロプロセッサにより高速に読取らせる
ようにした読取り方式である。
［産業上の利用分野］
本発明は交換機間を伝送する信号として５Ｃｎコード系
信号を使用し、例えばダイヤル信号を伝送するとき、そ
れを読取って次の処理を行うときの信号読取り方式に関
する。
信号を使用し、例えばダイヤル信号を伝送するとき、そ
れを読取って次の処理を行うときの信号読取り方式に関
する。
［従来の技術］
第２図は従来のコード信号読取り方式を説明する図であ
る。第２図に暴いてｌはマトリックス部、２１ 、 ２
２−２ ｎはＮ組の信号入力線を示し、各組は５本の信
号線で構成され、５ｃｎコードを伝送するもの、３はマ
トリックス部駆動装置、４１は１組の信号線出力線、５
はインタフェース、６はマイクロプロセッサＭＰＵを示
す。５ｃｎコード系は５本の信号線を用いそのうちｎ本
に有意レベル例えば“ｌ”の信号を伝送するコード系を
いう。ｓ Ｃ２コード系では次表のようにｉ＝１〜５の
５本の信号線にそれぞれ０，１，２．４．７の重み付け
をして、“ｌ”というレベルの信号を与えた線の組合せ
により右側の１０進法による数値を表すことができる。
る。第２図に暴いてｌはマトリックス部、２１ 、 ２
２−２ ｎはＮ組の信号入力線を示し、各組は５本の信
号線で構成され、５ｃｎコードを伝送するもの、３はマ
トリックス部駆動装置、４１は１組の信号線出力線、５
はインタフェース、６はマイクロプロセッサＭＰＵを示
す。５ｃｎコード系は５本の信号線を用いそのうちｎ本
に有意レベル例えば“ｌ”の信号を伝送するコード系を
いう。ｓ Ｃ２コード系では次表のようにｉ＝１〜５の
５本の信号線にそれぞれ０，１，２．４．７の重み付け
をして、“ｌ”というレベルの信号を与えた線の組合せ
により右側の１０進法による数値を表すことができる。
そのため入力信号線について所定のものをマトリックス
部駆動装置３で選択し、マトリックス部１を駆動制御す
ると、インタフェース部５を介してマイクロプロセッサ
６に印加される。マイクロプロセッサ６は入力の５ビッ
ト信号を読取り、また次の信号を読取って処理を進める
。
部駆動装置３で選択し、マトリックス部１を駆動制御す
ると、インタフェース部５を介してマイクロプロセッサ
６に印加される。マイクロプロセッサ６は入力の５ビッ
ト信号を読取り、また次の信号を読取って処理を進める
。
［発明が解決しようとする問題点］
第２図においてマイクロプロセッサ６は８ビットの信号
を処理できるものが通常使用されているから、５ビット
コードのみを入力して順次に読取ることは、処理時間が
長大となる欠点を意味する。
を処理できるものが通常使用されているから、５ビット
コードのみを入力して順次に読取ることは、処理時間が
長大となる欠点を意味する。
［問題点を解決するための手段］
前述の欠点を改善するため本発明が採用した手段は、Ｎ
組の５Ｃｎコード系（５本の信号線のうち１本に有意レ
ベルを伝送するコード系）信号を、プロセッサを使用し
て読取る５Ｃｎコード系信号の読取り方式において、 少なくとも８ビットのコード信号を処理するマイクロプ
ロセッサ（６１）と、ｎ１５チ工ツク回路（７）とを具
備し、 １組の５Ｃｎコード系信号を伝送する５本の信号線（２
１） （２２）−のうち任意の４本の組を２組（４２
） （４３）同時に前記マイクロプロセッサ（６１）
に導入することである。
組の５Ｃｎコード系（５本の信号線のうち１本に有意レ
ベルを伝送するコード系）信号を、プロセッサを使用し
て読取る５Ｃｎコード系信号の読取り方式において、 少なくとも８ビットのコード信号を処理するマイクロプ
ロセッサ（６１）と、ｎ１５チ工ツク回路（７）とを具
備し、 １組の５Ｃｎコード系信号を伝送する５本の信号線（２
１） （２２）−のうち任意の４本の組を２組（４２
） （４３）同時に前記マイクロプロセッサ（６１）
に導入することである。
［作用］
マイクロプロセッサは８ビットのコード信号を一度に読
取るから、読取りに要する時間が従来の半分ですむ。ｎ
１５チ工ツク回路において信号線１本のみか、または３
本以上が有意レベルであったとき、その読取りは誤差信
号であるから、破棄または修正をする必要があるが、処
理能力は従来と比べて殆ど倍増している・ ［実施例］ 第１図は本発明の実施例の構成を示すブロック図である
。第１図において、ｌはマトリックス部、２１．２２・
・・・・−２ｎはＮ組の信号入力線を示し、各組は５本
の信号線で構成し、５Ｃｎコードを伝送するもの、３は
マトリックス部駆動装置、４２゜４３は各１組の信号出
力線、６１．６２はマイクロプロセッサ、７はｎ１５チ
工ツク回路を示す。
取るから、読取りに要する時間が従来の半分ですむ。ｎ
１５チ工ツク回路において信号線１本のみか、または３
本以上が有意レベルであったとき、その読取りは誤差信
号であるから、破棄または修正をする必要があるが、処
理能力は従来と比べて殆ど倍増している・ ［実施例］ 第１図は本発明の実施例の構成を示すブロック図である
。第１図において、ｌはマトリックス部、２１．２２・
・・・・−２ｎはＮ組の信号入力線を示し、各組は５本
の信号線で構成し、５Ｃｎコードを伝送するもの、３は
マトリックス部駆動装置、４２゜４３は各１組の信号出
力線、６１．６２はマイクロプロセッサ、７はｎ１５チ
工ツク回路を示す。
第１図において、信号入力線２１．２２−のうち例えば
順次読取り処理することを意図したもの２本をマトリッ
クス部ｌの出力Ｘｉ、Ｙｉに同時に取り出して、４２．
４２の各５本組とする。コード系が５Ｃ２の信号である
として、各５本の組の任意の４本例えば０，１．２．４
と重み付けされた４本を使うとし、その２組都合８本を
マイクロプロセッサ６１に導入する。ｎ ／ ５チ工ツ
ク回路７には１０本全部を導入する。マイクロプロセッ
サ６１では４２．４３の信号線のうち４本ずつ２組を読
取り処理を行う。このとき入力信号線として０，１，２
．４の重み付けされている線を使用し、７の重み付けさ
れた線を使用しないとすれば、前述の表から４本の信号
線について“１”が１個または２例規れている。“１”
が１個のみの場合はｒ使用しなかった「７」の線力びｌ
″である」と判断するようにマイクロプロセッサ６１の
プログラムを作成しておけば、４本の信号線によりｌＯ
進数を正しく読取ることができる。ｎ ／ ５チ工ツク
回路７では５本の線について有意レベル例えば１”力月
本または３本あったときデータが誤りであると処理し、
マイクロプロセッサ６２により訂正・警報などの信号を
発生させる。
順次読取り処理することを意図したもの２本をマトリッ
クス部ｌの出力Ｘｉ、Ｙｉに同時に取り出して、４２．
４２の各５本組とする。コード系が５Ｃ２の信号である
として、各５本の組の任意の４本例えば０，１．２．４
と重み付けされた４本を使うとし、その２組都合８本を
マイクロプロセッサ６１に導入する。ｎ ／ ５チ工ツ
ク回路７には１０本全部を導入する。マイクロプロセッ
サ６１では４２．４３の信号線のうち４本ずつ２組を読
取り処理を行う。このとき入力信号線として０，１，２
．４の重み付けされている線を使用し、７の重み付けさ
れた線を使用しないとすれば、前述の表から４本の信号
線について“１”が１個または２例規れている。“１”
が１個のみの場合はｒ使用しなかった「７」の線力びｌ
″である」と判断するようにマイクロプロセッサ６１の
プログラムを作成しておけば、４本の信号線によりｌＯ
進数を正しく読取ることができる。ｎ ／ ５チ工ツク
回路７では５本の線について有意レベル例えば１”力月
本または３本あったときデータが誤りであると処理し、
マイクロプロセッサ６２により訂正・警報などの信号を
発生させる。
なお、４本の信号線の選び方は０，１．２．４と重み付
けした各線の何れかを使用せず、７０線を使用すること
でも良く、この場合プログラムにより処理する数値を変
更して置く。
けした各線の何れかを使用せず、７０線を使用すること
でも良く、この場合プログラムにより処理する数値を変
更して置く。
そして一般に５Ｃｎの形式の信号について同様に処理す
ることができる。
ることができる。
［発明の効果コ
このようにして本発明によると、８ビットコードを処理
できるマイクロプロセッサにより５Ｃｎコード系信号を
極めて高速に読取ることができ、Ｎ組の入力信号線に対
しＮ／２回の処理ですむため、読取り能率が大いに向上
している。
できるマイクロプロセッサにより５Ｃｎコード系信号を
極めて高速に読取ることができ、Ｎ組の入力信号線に対
しＮ／２回の処理ですむため、読取り能率が大いに向上
している。
第１図は本発明の実施例の構成を示すブロック図、第２
図は従来のコード読取り方式を説明する図である。 １−マトリックス部 ２１ 、 ２２−−−２ ｎ−信号入力線３・・−マト
リックス部駆動装置 ４１、 ４２． ４３−信号出力線 ６．６１．６２−−−マイクロプロセッサ７・−ｎ１５
チ工ツク回路
図は従来のコード読取り方式を説明する図である。 １−マトリックス部 ２１ 、 ２２−−−２ ｎ−信号入力線３・・−マト
リックス部駆動装置 ４１、 ４２． ４３−信号出力線 ６．６１．６２−−−マイクロプロセッサ７・−ｎ１５
チ工ツク回路
Claims (1)
- 【特許請求の範囲】 Ｎ組の＿５Ｃｎコード系（５本の信号線のうちｎ本に有
意レベルを伝送するコード系）信号を、プロセッサを使
用して読取る＿５Ｃｎコード系信号の読取り方式におい
て、 少なくとも８ビットのコード信号を処理するマイクロプ
ロセッサ（６１）と、ｎ／５チェック回路（７）とを具
備し、 １組の＿５Ｃｎコード系信号を伝送する５本の信号線（
２１）（２２）・・・・・のうち任意の４本の組を２組
（４２）（４３）同時に前記マイクロプロセッサ（６１
）に導入すること を特徴とする＿５Ｃｎコード系信号の読取り方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698685A JPS627295A (ja) | 1985-07-04 | 1985-07-04 | ↓５Ｃｎコ−ド系信号の読取り方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698685A JPS627295A (ja) | 1985-07-04 | 1985-07-04 | ↓５Ｃｎコ−ド系信号の読取り方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627295A true JPS627295A (ja) | 1987-01-14 |
Family
ID=15420033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14698685A Pending JPS627295A (ja) | 1985-07-04 | 1985-07-04 | ↓５Ｃｎコ−ド系信号の読取り方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627295A (ja) |
-
1985
- 1985-07-04 JP JP14698685A patent/JPS627295A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8701395A1 (es) | Sistema de deteccion y correccion de errores de una unidad de memoria de procesado de datos. | |
| JPS632370B2 (ja) | ||
| JPS627295A (ja) | ↓５Ｃｎコ−ド系信号の読取り方式 | |
| US4831572A (en) | Polynomial vector arithmetic operation control system | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS6238030A (ja) | 誤り訂正装置 | |
| JPH0723030A (ja) | 直列データ通信装置 | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| JPS6136846A (ja) | プログラム制御方式 | |
| JP3245622B2 (ja) | パターン比較方法 | |
| JP2759607B2 (ja) | 同期信号検出装置 | |
| JPH04172549A (ja) | デジタルデータ処理装置 | |
| JPH07114377B2 (ja) | 単一誤り訂正機構 | |
| JPH01187657A (ja) | 共通バス方式 | |
| JPS60215280A (ja) | ベクトル演算処理装置 | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 | |
| JPS58140829A (ja) | 装置機番設定回路 | |
| JPH03135209A (ja) | 演算処理装置 | |
| JPS63229922A (ja) | パリテイ検出器 | |
| JPS61269424A (ja) | 不等長符号の復号化装置 | |
| JPS608903A (ja) | Ｂｃｄコ−ドで表示されたデ−タの転送方法 | |
| JPH02149153A (ja) | 多種コード検出回路 | |
| JPH04212536A (ja) | 複数ビット判定回路 | |
| JPH10307778A (ja) | Ｉ／ｏ装置およびデータ通信システム | |
| JPH03233724A (ja) | 繰り返し処理の制御方式 |