JPS60218153A

JPS60218153A - プロセッサ間通信方法

Info

Publication number: JPS60218153A
Application number: JP7297084A
Authority: JP
Inventors: Osamu Noguchi; 修野口; Hiromi Ando; 安藤　博美; Ryoichi Miyamoto; 宮本　良一; Atsushi Shinpo; 敦新保
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1984-04-13
Filing date: 1984-04-13
Publication date: 1985-10-31
Anticipated expiration: 2009-01-05
Also published as: JPH061460B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）この発明はプロセッサ間のデータの転送方式に関する。

（背景技術）従来データ処理を行なうプロセッサ間のデータの転送に
関しては、相手からのフラグを監視する命令の実行後に
データの転送命令を実行するため、必ず２命令のステッ
プを要していた。又転送のために直接メモリにアクセス
する方式においては、転送の有無の認識が出来ないとい
う欠点があった。

（発明の課題）本発明は従来の技術の上記欠点を改善することを目的と
し、１命令実行ステップにて、データの転送を可能とし
、又プロセッサ間転送の認識を得、転送と同時に処理の
流れを変えられるプロセッサ間通信方式を提供する。

本発明によると、プロセッサ間転送命令と同時に動作す
るプログラムシーケンスコントロール機能がもうけられ
る。

（発明の構成および作用）添付図面は本発明によるプロセッサ間通信システムのブ
ロック図をしめす。

説明のためにＮｏ、１プロセツサ１からＮｏ、’２プロ
セッサ２ヘメモリ内容の転送を行なうものとし、それぞ
れ送信部関連部及び受信部関連部のみを記している。初
めに送信命令実行時について説明する。

インストラクションレジスタ３に送信命令、ＲＡＭアド
レス（送信する内容のＲＡＭアドレス）及びジャンプア
ドレスが書かれている。

送信命令４により送信表示Ｆ／Ｆ　５をセットし、送信
表示信号６をＮｏ、２プロセツサ２へ送出する。

又送出命令の終了タイミングに遅延回路７及び微分回路
８を通し、相手の受信表示Ｆ／Ｆ　９をリセットするた
めの信号を送出する。送信命令４は相手プロセッサの受
信表示信号１０との論理積１１によりシーケンス制御回
路１２を通し、アドレス制御回路１３を制御する。相手
の受信表示信号１０の状態により、シーケンス制御回路
１２にある順次アドレス又はジャンプアドレス１４の送
出を行なう。送信命令４の信号及びＲＡＭアドレス信号
１５により指定アドレスからの読取りが行なわれる。転
送レジスタ１６は送信命令４によりＲＡＭ出力をラッチ
しプロセッサ間データ転送線１７にデータ送出を行なう
。

次に受信命令実行時について説明する。

インストラクションレジスタ１８には受信命令、書込ア
ドレス及びジャンプアドレスが書かれている。受信命令
１９により受信表示Ｆ／Ｆ　９を立て受信表示信号１０
を送出する。又受信命令の終了タイミングに遅延回路２
０、微分回路２１を通し、相手の送信表示ＦＢＩ’″５
をリセットするための信号２２を送出する。受信命令１
９は相手プロセッサの送信表示信号６との論理積２３に
より、シーケンス制御回路２４を通しアドレス制御回路
２５を制御する。相手の送信表示信号６の状態により、
シーケンス制御回路列にある順次アドレス又はジャンプ
アドレス２６の送出を行なう。受信命令１９の信号及び
ＲＡＭアドレス信号２７により指定アドレスへプロセッ
サ間データ転送線１７の内容をゲート２８を通し書込む
ことができる。

ここで具体的なデータの送受動作を説明する。

今Ｎｏ、１プロセッサの送信命令が先着した場合、前述
のごと＜Ｎｏ、１プロセツサは動作するがＮＯ１２プロ
セッサに受信命令が到着していない。このとき、ジャン
プアドレスとして該送信命令自体のプログラムアドレス
を指定しておくと送信命令を繰返し実施することができ
る。その後Ｎｏ、２プロセ（３）ツサに受信命令が到着すると送受プロセッサはプログラ
ムアドレスを順次に進めるとともに送信ＭＭの指定アド
レスのデータを転送することができる。命令が終了する
時点では両方の送信又は受信表示レジスタはリセットさ
れており次の命令待ちの状態となる。送受信命令が連続
する場合順次転送を行なうことができる。

一方受信命令が先着した場合にはＮｏ、２プロセツサは
前述のごとく動作するが、Ｎｏ、１プロセツサに送信命
令が到着していないため、該受信命令自体のプログラム
アドレスを指定しておくと受信命令を繰返し実施するこ
とができる。その後１’ｉ、１プロセツサに送信命令が
到着すると送受プロセッサはプログラムアドレスを順次
進めるとともに、受信ＲＡＭアドレスに転送データを書
込むことができる。

同時に送受信命令が到着した場合には、もちろん即座に
転送が行なわれすぐに次の命令が実行可能となる。

上記説明では転送命令中にジャンプアドレスの指定フィ
ールドを設けたが、ジャンプアドレスを（４）設けずシーケンス制御回路により順次アドレスを出力す
るか、現命令と同一アドレスを出力するかの切り分けを
行なうこともできる。

（発明の効果）この発明は以上説明したように１命令で相手プロセッサ
のデータの転送の有無を知るとともに、転送を行なうこ
とができるという利点がある。特に同一のクロックにて
動作する信号処理プロセッサのプロセッサ間通信におい
ては、処理の同期をとることができること及び適切に組
まれたプログラムによって最短の時間で通信が可能とな
る。

又転送命令中のジャンプアドレスを必要により設定する
ことによりＮｏ、１及びＮｏ、２プロセツサの処理をコ
ントロールすることもできる。

【図面の簡単な説明】

添付図面は本発明の実施例のブロック図である。１・・・Ｎｏ、１プロセツサ　２・・・Ｎｏ、２７’ロ
セソサ３・・インストラクションレジスタ４・・・送信命令　５・・・送信表示Ｖ６・・・送信表
示信号　７・・・遅延回路８・・・微分回路　９・・・
受信表示す丁１０・・・受信表示信号　１１・・・論理
積ゲート１２・・・シーケンス制御回路１３・・・アド
レス制御回路１４・・・ジャンプアドレス信号１５・・・ＲＡＭアドレス信号　１６・・・転送レジス
タ】７・・・転送信号　１８・・・インストラクション
レジスタ１９・・・受信命令　２０・・・遅延回路２１
・・・微分回路　２２・・・送信表示リセット信号２３
・・・論理積ゲート２４・・・シーケンス制御回路５・
・・アドレス制御回路２６・・・ジャンプアドレス信号２７・・・貼Ｍアドレス信号　路・・・論理積ゲート特
許出願人沖電気工業株式会社特許出願代理人弁理士　山　本　恵　− 手続補正書（自発）昭和５９年と月１４日特許庁長官　志　賀　学　殿 ■、事件の表示昭和５９年　特許願第７２９７０号２、発明の名称プロセッサ間通信方式３、補正をする者事件との関係　特許出願人名　称　（０２９）沖電気工業株式会社４代理人〒１０５住　所　東京都港区西新橋１丁目５番１２号タンパビル
　電話５８０−６５４０５、補正の対象明細書の特許請求の範囲の欄、発明の詳細な説明の欄、
及び図面の簡単な説明の欄、並びに図面６、補正の内容（１）特許請求の範囲を別紙のとおり補正する。（２）明細書第２頁第１６行の「テムの」を「テムー例
の」と補正する。（３）同第６頁第１３行ないし同頁第１４行の「設定・
・・コントロール」を「設定することにより各プロセッ
サの処理を有効にコントロール」と補正する。（４）同第７頁第６行の「転送信号」を「データ転送線
」と補正する。（５）添付図面を別紙のとおり補正する。以　上（２、特許請求の範囲２台其上の相互に接続されるプロセッサが、送信命令及
び受信命令により相互の間でデータの転送を行なうプロ
セッサ、間通借方式において、送信命令及び受信命令が
、各々、相手のプロセッサの受信状態及び送信状態の判
定のためのプログラムシーケンスのコントロール手段を
有し、単一の命令のシーケンスを進めることによりプロ
セッサ間データ転送を行なうことを特徴とするプロセッ
サ間通信方式。 −−りＡす

Claims

【特許請求の範囲】

２台の相互に接続されるプロセッサが、送信命令及び受
信命令により相互の間でデータの転送を行なうプロセッ
サ間通信方式において、送信命令及び受信命令が、各々
、相手のプロセッサの受信状態及び送信状態の判定のた
めのプログラムシーケンスコントロール機能を有し、単
一の命令のシーケンスを進めることによりプロセッサ間
データ転送を行なうことを特徴とするプロセッサ間通信
方式。