JPS60235269A - デ−タ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はＤＭＡ　（Ｄｌｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ）動作を行なうデータ転送制御装置Ｎに関する
もので、特にデータがリング状に連らなって入出力され
るディスクなどの分野に使用されるものである。

〔発明の技術的背景とその問題点〕

ｃｐｔｒ　（中央処理装置）は、データ転送制御装置に
データ転送領域の先頭及び最終アドレスを与え、次にＩ
１０装置（入出力装置）に先頭アドレスのメモリとの入
出力を行なうデータからのアクセスを指示する。ｉ１０
装置は、データのアクセスが可能となるたびにデータ転
送制御装置にデータ転送要求を出し、メモリとＩ１０装
置との間のデータ転送が１つづつ行なわれ、データ転送
アト１／スが最終アドレスに等しくなったときデータ転
送を終了する。このデータ転送中ＣＩ）Ｕは関与せず、
他のデータ処理プログラムを実行できる一方、データ転
送制御装置はＣＰＵに比べ専用化されているため、プロ
グラムフェッチや割込監視がない分、高速にデータ転送
が可能である。

従来のデータ転送制御装置は、データ転送領域の先頭ア
ドレス及び最終アドレス（ｉｌ−ＣＰＵから得た後は、
Ｉ１０装置からのデータ転送要求が来ると先頭アドレス
のメモリとＩ１０装置との間のデータ入出力制御を行な
い、データ入出力が終了するごとにアドレスの飴°を増
加させて次のデータ転送要求に対する準備を行ない、そ
のアドレスが最終アドレスに一致すると転送終了信号を
ＣＰＵに伝える方式が用いられてきた。ｒ１０装置がプ
リンタや通信回線のような場合はデータの性質上、上記
方式とせざるを得ないものの、Ｉｌｏ　ｉ置がディスク
などの回転系を持つものの場合、ＣＰＵがＩ１０装置に
アクセス要求を行なったとき、ディスクから読み出され
るデータが先頭アドレスのメモリに対応しない場合例え
ばヘッドが先頭アドレスの個所に対向しない場合、対象
領域内のデータであっても転送できず、先頭アドレスに
対応する首で待たされることがあった。特にフロッピー
ディスクのように１回転に１６７　ミＩＪ秒も必要な場
合はなかなか転送が開始されず、転送開始後のスピード
は早くても実効的なデータ転送速度が向上しないことが
多かった。

〔発明の目的〕

本発明は上記実情に鑑みてなされたもので、Ｉ１０装置
のアクセスタイムを最小にして実効的なデータ転送速度
の低下を小さくしたデータ転送制御装置を提供しようと
するものである。

〔発明の概要〕

本発明ではデータ転送装置内に、先頭アドレス及び最終
アドレスを保持するレジスタ以外に、現在転送対象のア
ト１／スを保持するレジスタと残りデータ転送数を保持
するレジスタを設けることで、ＣＰＵから与えられた領
域内の任意のアドレスを先頭にしてデータ転送を開始で
きる。

例えばヘッドが対向した任意の個所から、先頭アドレス
の個所を待たずに即転送開始できる。

これによりＣＰＵけＩ１０装置のアクセス対象のデータ
の中で一番アクセスタイムの小さなデータのメモリアド
レスを■ｈ装置から得てデータ転送制御装置に与えると
共に、データへのアクセス開始をＩ１０装置に指示する
だけで、従来のデータ制御装置と同様に取り扱うことが
できるも５− のである。

〔発明の実施例］ 以下図面を参照して本発明の一実施例を説明する。図は
本発明のデータ制御装置の構成図である。１はデータ転
送対象のメモリ領域の先頭アドレスを保持する先頭アド
レスレジスタ、２はデータ転送対象のメモリ領域の最終
アドレスを保持する最終アドレスレジスタ、３は現在の
データ転送対象のメモリアドレス全保持する転送アドレ
スレジスタ、４はレジスタ１．２に保持されたアドレス
情報によシ得らｒする転送総データ数を保持するデータ
転送数カウンタレジスタ、５はデータ転送要求に応じて
レジスタ、ｑに保持されたアドレス情報の内容を変化さ
せ、同時にレジスタ４に保持されたデータ数を一定数減
じたと等価の演算を行なわ亡るためのカウンタ及びレジ
スタ内容変化信号線、６はレジスタ２に保持されたアド
レス情報とレジスタ３に保持されたアドレス情報との比
＋ＩＺを行ないこの比較結果に厄じてレジスタ３に、レ
ジスタ１に保６− 持されているアドレス情報を格納させる比較器、７は比
較器６での比較内容が一致したときアクティブ状態にな
る比較器の出力信号線、８はレジスタ４内で一定数を減
じた結果データ数が零になったことを検出する検出回路
、９はこの検出回路８で零検出が行なわれるまでデータ
転送処理を行ない、零検出が行なわれたらデータ転送処
理を終了させるコントロール部、１０は■７巾装置から
の要求信号線、１１はＣＰＵへの要求信号線、１２はＣ
ＰＵからの要求許可信号線、１３はＩ１０装置への許可
信号線、１４〜１７ｄメモリ及びＩ１０装置に対する読
み書き制御信号線、１８はＣＰＵへの転送終了を伝える
信号線、１９はアドレスバス、２０はデータバスである
。

このように構成されたデータ転送制御装置にあっては、
図示されないＣＰＵからデータバス２０を通じて先頭ア
ドレスレジスタ１、最終アト１／ス１／ジスタ２及びデ
ータ転送数カウンタレジスタ４にそれぞれ転送データ領
域の先頭アト１／ス、最終アドレス及びそれら二つから
得られる転送データ数が格納される。ここでＣＩ）ｔｒ
　Ｖ、ｌ：、図示されない■ん装置に対して最゛小アク
セスタイムのデータのＩ／１０装置内でのアドレスバス
べ、その値から転送領域内のある値のアドレスを計算し
、これをデータバス２０を通じて転送アドレスレジスタ
３にセットすると共に、Ｔ／１０装置に対してそのデー
タからのアクセス全指示する。

Ｉ１０装置でデータへのアクセスが可能になると、Ｉ１
０装置からは信号線１０を通じてコントロール部９に入
力要求がなされる。コントロール部９は、ＣＰＵに対し
てデータ及びアドレスバス及びメモリとＩ１０装置に対
する制御線の解放を信号線１１を通じて要求する。ＣＰ
Ｕばその要求を受けつけらね７るようになると、信号線
１２を通じてコントロール部９に許可信号を送る。

コントロール部９け許可信号を得ると、信号線１３を通
じてＩ１０装置に要求が受け付けられ転送可能になった
ことを知らせると同時に、（Ｓ号線１９を通じてアドレ
スを出力するとともに信号線１４〜１７を通じてメモリ
及びＩ１０装置に対する制御を行なう。

このことを、Ｉ１０装置からメモリへのデータ転送の場
合で説明すると、この時メモリに対しては４′き込み制
御信号が、Ｉ１０装置には読み出し制御信号が与えられ
る一方、転送アドレスレジスタ３の内容がアドレスバス
１９″ｆｔ通じてメモリに与えられる。Ｉ１０装置は制
御信号に従かいデータをデータバス２０上に出力し、メ
モリは誓き込み制御信号によりパス上のアドレスのメモ
リにデータを書き込む。この書き込み動作終了時に、コ
ン）ｏ−ラ部９から信号線５を通じてデータ転送数カウ
ンタレジスタ４に対しては、内容を−１（１＃だけ減算
）シ、転送アドレスレジスタ３に対しては内容を＋１じ
１″だけ加算）する信号が与えられる。この時最終アド
レスバスタ２の内容と転送アドレスバスタ３の内容が一
致するか否かを調べる比較器６の出力線７が、一致を示
す信号を伝えているときは、転送アドレスレジスタ３け
、内容を＋１する代りに、先頭アドレスレジスタ１の内
９− 答を格納する。擾だデータ転送数カラ、・タレジスタ４
も、内容を−ｌした結果零となったときけ、検出回路８
によってコントロール６１糧９に４１号が伝えられ、そ
の結果コントロール１！＋（９ｉｔ似号線１８を通じて
Ｃ１）Ｕにデータ転送が薊ｒ”　Ｉ、たことを知らせる
０ Ｉ１０装置から１つのデータを転送した陵、次のデータ
の準備に時間がかかる時は、Ｉ／ｉ）　＊　ＩＮは一度
信号線１０ｑ通じて出力１．てい′＃髄求４・解除する
と共に、データバス２０への出カケ市める。これにより
データ転送・璋Ｉｉ＃に、Ｊ、イ＝に＃１１１１を通じ
て出力していたＣＩ）［、Ｊ　−、の要求を解除すると
共に、制御線１４〜Ｉ７の解放、−ｆドレスパス１９の
解放を行なう。ＣＩ）［Ｊは較求がなくなると共に許可
信号を解除し、１０グラムの実行を再開する。

１１０装置で次のデータが錦倫できたと外は上記動作を
繰郵返す。Ｉ１０装置からのデータの読み出し速度が充
分早い時は、Ｉ１０装置のデータ転送要求が解除されて
も、データ転送制御装置１０− はＣＰＵに対する要求を解除しないで、次のデータ転送
要求を待つようにする方法が採用される。

このようなデータ転送制御装置によれば、ＩＡ）　装置
１となるディスクの１トラック分のデータをメモリ」二
に読み出す時を例に示すと、従来のデータ転送制御装置
では、このデータ転送に楚する時間は、平均アクセス時
間とディスクデータ転送時間の和になる。平均アクセス
時間はディスクのトラック間のヘッド移動時間を除くと
ディスクの１／２回転の時間に等しく、ディスクデータ
転送時間も１トラック分のデータを転送する時は、ディ
スク１回転の時間に等しい。

これからヘラＰのトラック間移動時間を除くと、平均的
にデータ読み出しに要する時間はディスクの３／２回転
に等しい時間となる。−力木発明のデータ転送制御装置
＃全利用すれば、平均アクセス時間が零に近い値となり
、同じデータを読み出すのに要求する時間は、ヘッドの
トラック間移動時間を除くとディスクの１回転に等しい
時間となる。フロッピーディスクのように、１回転に１
６７ミリ秒も快するｒう表ディスクをアクセスするとき
は、その差Ｑま約８　＋１ミリ秒に近くなり、本発明の
データ転送制御装［Ｔｈ　Ｉ’ｌｌいれば大幅なデータ
のスルージットの向上が摺られるものである。

なお、本発明り実施例に限られることなく梱々の応用が
１［能である。例えば実施例で＆、Ｉ’　、転送データ
カウンタレジスタ３の内容ｆ：ＣＩＪ［Ｉからセットす
るようにしたが、データ転送軸側１装置内に引き（１）
器を用意１〜、ＣＰ［Ｊからは通常の先頭アドレス及び
最終アドレスをヒツトＩ−で自−１的にカウンタレジス
タ３にｆｌｕが士ソトさ）１．るＪ、うにしてもよい。

まだＣ１）Ｕから先頭アドレスと転送データ数をセット
するようにＬ１加抑器（ｒ−設けて最終アドレスを得て
もよい。またデータ転送毎に変化させるアドレスレジス
タやカウンタレジスタの値は「１」で説明したが、デー
タに対する番地性のやり方などによってｈｒｌ−＋以外
の値でもよい。又転送アドレスの変化も一番１で説明し
たが逆方向の−１でもよくこの時Ｖよ、先頭アドレスと
の比較を行ない一致すれば、最終アドレスをセットする
ようにする。

〔発明の効果〕

以上説明した如く本発明によれば、Ｉ１０装置のアクセ
スタイムを最小にして、実効的なデータ転送速度の低下
を小さくしたデータ転送制御装ｆを提供することができ
るものである。

【図面の簡単な説明】

図は本発明の一実施例を示す構成図である。 １・・・先願アドレスレジスタ、２・・・最終アドレス
レジスタ、３・・・転送アドレスレジスタ、４・・・デ
ータ転送数カウンタレジスタ、５．’１．１０〜１８・
・・信号線、６・・・比較器、８・・・検出回路、９・
・・コントロール部、１９・・・アドレスバス、２０・
・・データバス。 出願人代理人　弁理士　鈴　江　武　彦１３−

Claims (2)

【特許請求の範囲】
1. （１）データ転送対象のメモリ領域の先頭アドレスを保
   持する第１の手段と、データ転送対象のメモリ領域の最
   終アドレスを保持する第２の手段と、現在のデータ転送
   対象のメモリアドレスを保持する第３の手段と、前記第
   １及び第２の手段に保持されたアドレス情報によシ得ら
   れる転送総データ数を保持する第４の手段と、データ転
   送要求に応じて前記第３の手段に保持されたアドレス情
   報の内容を変化させ、同時に前記第４の手段に保付さｎ
   たデータ数を一定数減じたと等価の演算を行なわせる第
   ５の手段と、前記第２の手段に保持されたアドレス情報
   と第３の手段に保持されたアドレス情報との比較を行な
   いこの比較結果に応じて前記第３の手段に、前記第１の
   手段に保持されているアドレス情報を格納させる第６の
   手段と、前記第５の手段で前記一定数を減じた結果デー
   タ数が零に対応したことを検出する第７の手段と、この
   第７の手段の出力によってデータ転送処理を終了する第
   ８の手段とを具備したことを特徴とするデータ転送制御
   装置。
2. （２）　前記第４の手段の入力は、前記第１及び第２の
   手段に保持されたアドレス情報を入力とした減算器の出
   力であることを特徴とする特許請求の範囲第１項に記載
   のデータ転送制御装置Ｌ（３）前記第３の手段の入力ｔ
   よ、前記第１及び第４の手段に保持されたアドレス及び
   データ数