JPS60243749A - ウオツチドグタイマの動作チエツク方法 - Google Patents
ウオツチドグタイマの動作チエツク方法Info
- Publication number
- JPS60243749A JPS60243749A JP59097556A JP9755684A JPS60243749A JP S60243749 A JPS60243749 A JP S60243749A JP 59097556 A JP59097556 A JP 59097556A JP 9755684 A JP9755684 A JP 9755684A JP S60243749 A JPS60243749 A JP S60243749A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- program
- trap
- time
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、マイクロプロセッサの如きデータ処理装置
を用いた制御装置の故障検出方法、特にウオッチドグタ
イマの動作チェック方法に関する。
を用いた制御装置の故障検出方法、特にウオッチドグタ
イマの動作チェック方法に関する。
従来、この種の制御装置においては、グログラムの暴走
等を含む異常を検出するために、いわゆるウオッチドグ
タイマが一般的に良（使用されている。第２図はウオッ
チドグタイマを備えた制御装置の一般的な例を示す構成
図である。なお、同図において、１は制御装置、２はマ
イクロプロセッサの如きデータ処理装置（ＣＰＵ）、３
はプログラムメモリ（ＲＯＭ）、４は一時記憶メモリ（
ＲＡＭ）、５はウオッチドグタイマ検出回路、Ｒ社抵抗
、Ｃはコンデンサである。
等を含む異常を検出するために、いわゆるウオッチドグ
タイマが一般的に良（使用されている。第２図はウオッ
チドグタイマを備えた制御装置の一般的な例を示す構成
図である。なお、同図において、１は制御装置、２はマ
イクロプロセッサの如きデータ処理装置（ＣＰＵ）、３
はプログラムメモリ（ＲＯＭ）、４は一時記憶メモリ（
ＲＡＭ）、５はウオッチドグタイマ検出回路、Ｒ社抵抗
、Ｃはコンデンサである。
すなわち、ウォッチトゲ検出回路５はＣＲで定まる時定
数Ｔの間、ＣＰＵ２からリフレッシュ信号が与えられな
ければ異常検出信号を出力し、ＣＰＵ２に対してマスク
不能割込ＴＦＬＡＰを引き起こす。通常、ＣＰＵ２は定
周期（≦Ｔ）にてウオッチドグタイマをリフレッシュし
ているため（信号Ｒ８Ｔ参照）、ＴＲＡＰ割込は入らな
いが、プログラムの暴走等による異常が発生してウオッ
チドグタイマのリフレッシュができなくなると、ウォッ
チトゲ検出回路５からＴＲ，ＡＰ割込が入り、ＣＰＵを
停止させることによって、図示されないプラントに対し
て異常な出力を行なうのを防止する。
数Ｔの間、ＣＰＵ２からリフレッシュ信号が与えられな
ければ異常検出信号を出力し、ＣＰＵ２に対してマスク
不能割込ＴＦＬＡＰを引き起こす。通常、ＣＰＵ２は定
周期（≦Ｔ）にてウオッチドグタイマをリフレッシュし
ているため（信号Ｒ８Ｔ参照）、ＴＲＡＰ割込は入らな
いが、プログラムの暴走等による異常が発生してウオッ
チドグタイマのリフレッシュができなくなると、ウォッ
チトゲ検出回路５からＴＲ，ＡＰ割込が入り、ＣＰＵを
停止させることによって、図示されないプラントに対し
て異常な出力を行なうのを防止する。
しかし、この方式によるとウオッチドグタイマが正常に
動作している限りは問題はないが、ウオッチドグタイマ
自体が故障し−（いる場合には、プログラム暴走等の異
常を検出できなくなり、異常ラント全体が地検な状態に
陥るおそれがある。しかるに、従来はこの種の異常に対
して何ら考慮されていないのが実情である。
動作している限りは問題はないが、ウオッチドグタイマ
自体が故障し−（いる場合には、プログラム暴走等の異
常を検出できなくなり、異常ラント全体が地検な状態に
陥るおそれがある。しかるに、従来はこの種の異常に対
して何ら考慮されていないのが実情である。
この発明はかかる事情のもとになされたもので、ウオッ
チドグタイマの動作チェックを可能とすることにより、
信頼性を向上させることを目的とする。
チドグタイマの動作チェックを可能とすることにより、
信頼性を向上させることを目的とする。
この発明は、制御装置がオフ之イ／状態（プラントから
切離された状態）において、ＣＰＵからのウオッチドグ
タイマに対するリフレッシュを故意に停止し、ウオッチ
ドグタイマから異常信号（Ｔ［ｔＡＰ割込）が出力され
るまでの時間を測定することにより、ウオッチドグタイ
マの動作チェックを行なうようにしたものである。
切離された状態）において、ＣＰＵからのウオッチドグ
タイマに対するリフレッシュを故意に停止し、ウオッチ
ドグタイマから異常信号（Ｔ［ｔＡＰ割込）が出力され
るまでの時間を測定することにより、ウオッチドグタイ
マの動作チェックを行なうようにしたものである。
第１図はこの発明の実施例を示すフローチャートであり
、同図（イ）はウオッチドゲタ、イマのリフレッシュプ
ログラム（Ａ）、ｌ１ｌ（ロ）ｔｊ：ＴＲＡＰ割込プ四
グラム（Ｂ）で、これらは制御装置がテストモード（オ
フライン状Ｍ）時に動作する。
、同図（イ）はウオッチドゲタ、イマのリフレッシュプ
ログラム（Ａ）、ｌ１ｌ（ロ）ｔｊ：ＴＲＡＰ割込プ四
グラム（Ｂ）で、これらは制御装置がテストモード（オ
フライン状Ｍ）時に動作する。
プログラムＡにおいて、ウオッチドグタイマの動作チェ
ックが必要でないときれ、 なるルートによって常にウオッチドグタイマのリフレッ
シュが行なわれる。
ックが必要でないときれ、 なるルートによって常にウオッチドグタイマのリフレッ
シュが行なわれる。
一方、ウオッチドグタイマの動作チェックを行なプとき
は（第１図■参照）、第１図（Ｖ以下のステップが実行
される。すなわち、まず所定のメモリにテスト中フラグ
がセットされるとともに（同図■参照）、■〜■のステ
ップがタイナミックループされる。そして、ウオッチド
グタイマが正常に動作すれば、時定数ＣＲによって決ま
る所定時間後ＫＴＲＡＰ割込が発生し、プログラムＢが
起動される。プログラムＢでは、ウオッチドグタイマの
テスト中フラグをチェックしく同図■参照）、テスト中
ならば割込入力のあったことをプログラムＡ１／ｃ通知
する。プログラム人では、ダイナミックループの期間中
に図示されないカウンタをインクリメントするとともに
（同図■参照）、そのオーパフｎ−の有無をチェックし
ているので（同図■参照）、該カウンタがオーバフロー
せス、かつプログラムＢからＴＲＡＰ割込を受けると（
同図■参照）、その時点迄のカウント値を所定の設定値
と比較しく同図■参照）、それが所定の範囲内ならばウ
オッチドグタイマは正常であると判定する。つまり、Ｔ
ＲＡＰ割込が生じる迄の時間を計測し、ξれが所定の時
間幅内にあれば、ウオッチドグタイマは正常とみなすよ
うにしたものである。
は（第１図■参照）、第１図（Ｖ以下のステップが実行
される。すなわち、まず所定のメモリにテスト中フラグ
がセットされるとともに（同図■参照）、■〜■のステ
ップがタイナミックループされる。そして、ウオッチド
グタイマが正常に動作すれば、時定数ＣＲによって決ま
る所定時間後ＫＴＲＡＰ割込が発生し、プログラムＢが
起動される。プログラムＢでは、ウオッチドグタイマの
テスト中フラグをチェックしく同図■参照）、テスト中
ならば割込入力のあったことをプログラムＡ１／ｃ通知
する。プログラム人では、ダイナミックループの期間中
に図示されないカウンタをインクリメントするとともに
（同図■参照）、そのオーパフｎ−の有無をチェックし
ているので（同図■参照）、該カウンタがオーバフロー
せス、かつプログラムＢからＴＲＡＰ割込を受けると（
同図■参照）、その時点迄のカウント値を所定の設定値
と比較しく同図■参照）、それが所定の範囲内ならばウ
オッチドグタイマは正常であると判定する。つまり、Ｔ
ＲＡＰ割込が生じる迄の時間を計測し、ξれが所定の時
間幅内にあれば、ウオッチドグタイマは正常とみなすよ
うにしたものである。
したがって、上記カウンタがオーバフローした場合また
ＵＴＲＡＰ割込が入る迄の時間が規定外のときは、ウオ
ッチドグタイマは異常としてオペレータ等に通知する。
ＵＴＲＡＰ割込が入る迄の時間が規定外のときは、ウオ
ッチドグタイマは異常としてオペレータ等に通知する。
このようにして、テストモード時にウオッチドグタイマ
の動作チェックを行なうことにより、システムの保全性
および信頼性を向上させるものである。
の動作チェックを行なうことにより、システムの保全性
および信頼性を向上させるものである。
この発明によれば、制御装置がテストモードのときウオ
ッチドグタイマの動作チェックを行なうととＫより、ウ
オッチドグタイマ自身の故障が検出できるため、プログ
ラムの暴走を含む異常が確実に検出できるよ５になる。
ッチドグタイマの動作チェックを行なうととＫより、ウ
オッチドグタイマ自身の故障が検出できるため、プログ
ラムの暴走を含む異常が確実に検出できるよ５になる。
なお、ウオッチドグタイマの動作チェックを行う間隔を
短くすることにより、システムの保全性および信頼性が
一段と向上する利点がもたらされる。
短くすることにより、システムの保全性および信頼性が
一段と向上する利点がもたらされる。
第１図はこの発明の実施例を示すフローチャート、第２
図はウオッチドグタイマを備えた制御装置の一般的な例
を示す構成図である。 符号説明 １・・・・・・制御装置、２・・・・・・データ処理装
置（ＣＰＵ）、３・・・・・・プログラムメモリ（ＲＯ
Ｍ）、４・・・パ°一時記憶メモリ、５・・・・・・ウ
オッチドグタイマ検出回路、Ｒ・曲・抵抗、Ｃ・・・・
・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 （イ） しｈｍ矢口
図はウオッチドグタイマを備えた制御装置の一般的な例
を示す構成図である。 符号説明 １・・・・・・制御装置、２・・・・・・データ処理装
置（ＣＰＵ）、３・・・・・・プログラムメモリ（ＲＯ
Ｍ）、４・・・パ°一時記憶メモリ、５・・・・・・ウ
オッチドグタイマ検出回路、Ｒ・曲・抵抗、Ｃ・・・・
・・コンデンサ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 （イ） しｈｍ矢口
Claims (1)
- データ処理装置から所定の周期をもって与えられる信号
によってリセットされて該データ処理装置の動作を時限
監視するウオッチドグタイマにおいて、テストモード時
にはデータ処理装置から該ウオッチドグタイマへ送出す
る信号を所定時間だけ停止し該タイマがタイムオーバす
る迄の時間を計測することによりその動作チェックを行
なうことを特命とするウオッチドグタイマの動作チェッ
ク方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097556A JPS60243749A (ja) | 1984-05-17 | 1984-05-17 | ウオツチドグタイマの動作チエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097556A JPS60243749A (ja) | 1984-05-17 | 1984-05-17 | ウオツチドグタイマの動作チエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243749A true JPS60243749A (ja) | 1985-12-03 |
Family
ID=14195512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59097556A Pending JPS60243749A (ja) | 1984-05-17 | 1984-05-17 | ウオツチドグタイマの動作チエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056344A (ja) * | 1991-06-28 | 1993-01-14 | Fujitsu Ltd | プログラム走行情報採取処理方式 |
-
1984
- 1984-05-17 JP JP59097556A patent/JPS60243749A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056344A (ja) * | 1991-06-28 | 1993-01-14 | Fujitsu Ltd | プログラム走行情報採取処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638510A (en) | Multiplexed system with watch dog timers | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPH0559452B2 (ja) | ||
| JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
| JPH03192431A (ja) | 割込み処理方式 | |
| JPH1160102A (ja) | エレベータ制御装置 | |
| JPH02130646A (ja) | Ｃｐｕの異常検出方式 | |
| JPH0469744A (ja) | マイクロコンピュータの暴走検知装置 | |
| JPH06231009A (ja) | 監視装置 | |
| JPS61224056A (ja) | チヤネル障害検出処理方式 | |
| JPH03246638A (ja) | プログラム暴走検出方式 | |
| CN120179441A (zh) | 一种提高看门狗测试确定性的方法 | |
| JPH09231105A (ja) | プログラム障害検出方法 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH0612293A (ja) | マイクロコンピュータの暴走防止方法 | |
| JPS5822459A (ja) | 割込要求監視方式 | |
| JPH08255092A (ja) | 二重化システム | |
| JPH0615141U (ja) | コンピュータシステム | |
| JPH01231153A (ja) | 障害処理方式 | |
| JPH0498501A (ja) | 制御装置 | |
| JPH02129755A (ja) | マルチプロセッサシステム縮退方式 | |
| JPH04133162A (ja) | プロセッサの動作監視装置 | |
| JPS62217335A (ja) | Ｃｐｕ暴走監視回路 | |
| JPH01200441A (ja) | 複数プロセッサの相互監視方法 |