JPS60247748A - Ｆｉｆｏキユ−を持つデ−タ処理装置 - Google Patents
Ｆｉｆｏキユ−を持つデ−タ処理装置Info
- Publication number
- JPS60247748A JPS60247748A JP59102503A JP10250384A JPS60247748A JP S60247748 A JPS60247748 A JP S60247748A JP 59102503 A JP59102503 A JP 59102503A JP 10250384 A JP10250384 A JP 10250384A JP S60247748 A JPS60247748 A JP S60247748A
- Authority
- JP
- Japan
- Prior art keywords
- data
- retry
- fifo queue
- read
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＦＩＦＯキューを有するデータ処理装置に関
する。
する。
扱うべきデータが重要である場合には、二重化処理装置
が必要となる。データの中には、待行列を要するデータ
がある。この待行列Ｈ１ＰＩＦＯしジスタに一時的に格
納し、ＦＩＦＯ方式に従って共入れ順に先出することに
なる。その場合、ＦＩＦＯレジスタは、ＰＩＦ’Ｏキュ
ーと呼ぶことができる。
が必要となる。データの中には、待行列を要するデータ
がある。この待行列Ｈ１ＰＩＦＯしジスタに一時的に格
納し、ＦＩＦＯ方式に従って共入れ順に先出することに
なる。その場合、ＦＩＦＯレジスタは、ＰＩＦ’Ｏキュ
ーと呼ぶことができる。
かかる二重化処理装置は、各県がＦＩＦＯキューを持つ
。然るに、ＦＩＦＯキューは、一度データを読出すと、
そのデータがＦＩＦＯ上になくなる性質を持つ。然るに
、二重系を構成するアクト系と待機系とにあって、アク
ト系に７４リテイエラー等の障害発生した場合、障害の
内容によっては、再試行（リトライ）処理を必要とする
。所が、ＦＩＦＯキューにあっては、障害発生時にデー
タを読出しているため、リトライ処理にあっては、現在
読出したデータの次のデータを読出すべくＦＩＦＯキュ
ーにアクセスしなげればならない。このアクセスによっ
てＦＩＦＯキューから読出したデータのチェックを行い
、パリティエラー等の障害が再び発生しているか否かを
チェックする。
。然るに、ＦＩＦＯキューは、一度データを読出すと、
そのデータがＦＩＦＯ上になくなる性質を持つ。然るに
、二重系を構成するアクト系と待機系とにあって、アク
ト系に７４リテイエラー等の障害発生した場合、障害の
内容によっては、再試行（リトライ）処理を必要とする
。所が、ＦＩＦＯキューにあっては、障害発生時にデー
タを読出しているため、リトライ処理にあっては、現在
読出したデータの次のデータを読出すべくＦＩＦＯキュ
ーにアクセスしなげればならない。このアクセスによっ
てＦＩＦＯキューから読出したデータのチェックを行い
、パリティエラー等の障害が再び発生しているか否かを
チェックする。
以上のＩＪ ）ライ処理は、通常２回乃至３回行う。
この複数回のりトライ処理後、異常が継続していれば、
現在のアクト系を待機系とし、現在の待機系をアクト系
へと切換える。異常が解消していれば、系の切換えは行
わず、現在のアクト系はそのままアクト系として動作さ
せる。この場合、解消した異常は、一過性のエラーとみ
ることになる。
現在のアクト系を待機系とし、現在の待機系をアクト系
へと切換える。異常が解消していれば、系の切換えは行
わず、現在のアクト系はそのままアクト系として動作さ
せる。この場合、解消した異常は、一過性のエラーとみ
ることになる。
然るに、リトライ処理にあってＦＩＦＯから読出したデ
ータはＦＩＦＯには残って卦らず、エラーチェックのた
めのデータチェック後不用となる。一方、二重系そのも
のは同期方式を採用しているため、リトライ処理は、ア
クト系のみならず待機系に対しても実行される。従って
、リトライ処理毎のデータはアクト系、待機系の区別を
問わず消失することになる。
ータはＦＩＦＯには残って卦らず、エラーチェックのた
めのデータチェック後不用となる。一方、二重系そのも
のは同期方式を採用しているため、リトライ処理は、ア
クト系のみならず待機系に対しても実行される。従って
、リトライ処理毎のデータはアクト系、待機系の区別を
問わず消失することになる。
一過性の異常であるためにアクト系がそのままアクト系
として継続して使用する場合も、一過性の異常でなく継
続する異常であるために待機系をアクト系として使用す
る場合も、リトライ処理によってＦＩＦＯキューからデ
ータが消失してしまうことになる。
として継続して使用する場合も、一過性の異常でなく継
続する異常であるために待機系をアクト系として使用す
る場合も、リトライ処理によってＦＩＦＯキューからデ
ータが消失してしまうことになる。
本発明は、リトライ処理時のデータの消失が生じないよ
うにしたデータ処理装置を提供するものである。
うにしたデータ処理装置を提供するものである。
本発明は、ＦＩＦＯキューの出力を一時記憶するバッフ
ァメモリを設け、読取９オーダ中のりトライ表示によシ
、リトライ要求がある場合には、ＦＩＦＯキューのアク
セスを行わず、バッファメモリよシデータを読出すよう
にしたものである。
ァメモリを設け、読取９オーダ中のりトライ表示によシ
、リトライ要求がある場合には、ＦＩＦＯキューのアク
セスを行わず、バッファメモリよシデータを読出すよう
にしたものである。
第１図は本発明の実施例図を示す。２重系のデータ格納
部１０．ＩＩＦｉ、同一構成より成り、且つ同期した形
で相互に動作している。プロセッサ３は、２重系の格納
部１０ 、１１からデータをもらうこと、及び割込み処
理を行うこと、２重系の格納部１０゜１１０制御動作を
行うことの機能を持つ。
部１０．ＩＩＦｉ、同一構成より成り、且つ同期した形
で相互に動作している。プロセッサ３は、２重系の格納
部１０ 、１１からデータをもらうこと、及び割込み処
理を行うこと、２重系の格納部１０゜１１０制御動作を
行うことの機能を持つ。
２重系の格納部１０ 、１１は、一方がアクト系であれ
ば他方が待機系となる。更に、現アクト系が異常であれ
ば現待機系がアクト系となる如き系の切換えが行われる
。この系の切換えはプロセッサ３によって行う。
ば他方が待機系となる。更に、現アクト系が異常であれ
ば現待機系がアクト系となる如き系の切換えが行われる
。この系の切換えはプロセッサ３によって行う。
２重系の格納部１０ 、１１は、ＦＩＦＯキューＩＡ。
２Ａ、バッファメモリＩＢ、２Ｂ、アンドゲートＩＣ、
２Ｃ，ｉＤ 、 ２Ｄ、デコーダＩＥ、２Ｂ、レジスタ
ＩＦ、２Ｆ、出力レジスタＩＧ、２Ｇよ構成る。
２Ｃ，ｉＤ 、 ２Ｄ、デコーダＩＥ、２Ｂ、レジスタ
ＩＦ、２Ｆ、出力レジスタＩＧ、２Ｇよ構成る。
ＦＩＦＯキューＩＡ 、 ２Ａは待行列のデータを入力
端から取込み、制御オーダ別に格納する。このＦＩＦＯ
キューは、先入れ先出し方式のアクセス方式をとる。レ
ジスタＩＦ 、 ２Ｆはプロセッサ３から送出されてく
る制御オーダＭ及びリトライデータＮとを一時的に格納
する。
端から取込み、制御オーダ別に格納する。このＦＩＦＯ
キューは、先入れ先出し方式のアクセス方式をとる。レ
ジスタＩＦ 、 ２Ｆはプロセッサ３から送出されてく
る制御オーダＭ及びリトライデータＮとを一時的に格納
する。
ここで、制御オーダＭとは、ＦＩＦＯキューに格納され
たデータの種別毎の区分を云う。更に、リトライデータ
Ｎとは、１ビツトよ構成るデータであり、異常発生をレ
ジスタＩＧ（又は２Ｇ）からのデータからプロセッサ３
が判断し、異常判断時にＦｉゝ１“とし、異常でない時
には１σ′となるデータを云う。
たデータの種別毎の区分を云う。更に、リトライデータ
Ｎとは、１ビツトよ構成るデータであり、異常発生をレ
ジスタＩＧ（又は２Ｇ）からのデータからプロセッサ３
が判断し、異常判断時にＦｉゝ１“とし、異常でない時
には１σ′となるデータを云う。
アンドダートＩＤ、２Ｄは、リトライデータが′０”の
時にその時の制御オーダを読出すべ（ＦＩＦＯキューＩ
Ａ、２Ａをアクセスする。この制御オーダとは、制御オ
ーダＭをデコーダＩＦ、２Ｅで解読して得た値である。
時にその時の制御オーダを読出すべ（ＦＩＦＯキューＩ
Ａ、２Ａをアクセスする。この制御オーダとは、制御オ
ーダＭをデコーダＩＦ、２Ｅで解読して得た値である。
ＦＩＦＯキューＩＡ 、 ２ＡけアンドゲートＩＤ、２
Ｄによるアクセス毎にその時の制御オーダに属するデー
タを読出す。この読出したデータは、バッファメモ’）
ＩＢ 、 ２Ｂに一時的に格納し、且つ直接にレジス
タＩＧ 、 ２Ｇに送られる。
Ｄによるアクセス毎にその時の制御オーダに属するデー
タを読出す。この読出したデータは、バッファメモ’）
ＩＢ 、 ２Ｂに一時的に格納し、且つ直接にレジス
タＩＧ 、 ２Ｇに送られる。
動作を説明する。
先ず、アクト系を格納部１０、待機系を格納部１１とす
る。入力端からの入力データは、ＦＩＦＯキュー ＩＡ
、 ２Ａに同時に格納される。この格納は制御オーダ
別に行う。
る。入力端からの入力データは、ＦＩＦＯキュー ＩＡ
、 ２Ａに同時に格納される。この格納は制御オーダ
別に行う。
一方、ＦＩＦＯキューＩＡ 、 ２Ａの読出しも、アク
ト系、待機系の区別なしに行う。先ず、プロセッサ３は
レジスタＩＦ 、 ２Ｆに制御オーダＭを設定する。且
つリトライデータＮを設定する。レジスタＩＧからの読
出しデータに異常がなければプロセッサ３はリトライデ
ータＮとしてＮ−ゝ０”を設定する。
ト系、待機系の区別なしに行う。先ず、プロセッサ３は
レジスタＩＦ 、 ２Ｆに制御オーダＭを設定する。且
つリトライデータＮを設定する。レジスタＩＧからの読
出しデータに異常がなければプロセッサ３はリトライデ
ータＮとしてＮ−ゝ０”を設定する。
レジスタＩＦ、２Ｆの制御オーダＭはデコーダＩＫ。
２Ｅに送られて解読され、且つリトライデータＮ＝司”
も反転されて１１“となって、両者はアンドグー ）
ＩＢ 、 ２Ｂに入力する。このアンドゲートＩＤ。
も反転されて１１“となって、両者はアンドグー ）
ＩＢ 、 ２Ｂに入力する。このアンドゲートＩＤ。
２Ｄの出力によシＦＩＦＯキューＩＡ、２Ａｌｄ該当制
御オーダよシデータ読出しを行う。この読出しデータは
バッファメモリＩＢ、２Ｂに一時格納されると共に、直
接に出力レジスタＩＧ、２Ｇに送りラッチされる。この
レジスタＩＧ、２Ｇへのデータのラッチはアクト系、待
機系の区別なく行われる。
御オーダよシデータ読出しを行う。この読出しデータは
バッファメモリＩＢ、２Ｂに一時格納されると共に、直
接に出力レジスタＩＧ、２Ｇに送りラッチされる。この
レジスタＩＧ、２Ｇへのデータのラッチはアクト系、待
機系の区別なく行われる。
一方、プロセッサ３は、レジスタＩＧ、２Ｇの中でアク
ト系となっている系１０からのデータのみを取込み該デ
ータが異常であるか否かチェックする。
ト系となっている系１０からのデータのみを取込み該デ
ータが異常であるか否かチェックする。
異常か否かはパリティチェック等より成る。異常でなけ
れは、リトライデータＮは引き続きＮ＝加“とじておく
。以下、異常がなければ、制御オーダＭに従って次々に
ＦＩＦＯキューＩＡ、２Ａのデータを読出し、プロセッ
サ３でチェックさせ、正常であれば処理対象データとし
て取扱われる。
れは、リトライデータＮは引き続きＮ＝加“とじておく
。以下、異常がなければ、制御オーダＭに従って次々に
ＦＩＦＯキューＩＡ、２Ａのデータを読出し、プロセッ
サ３でチェックさせ、正常であれば処理対象データとし
て取扱われる。
プロセッサ３でのチェックの結果、異常発見されると、
プロセッサ３は、割込みを発生し、リトライ処理を行わ
せる。この割込みによ、９ ’Ｊ ）ライデータＮはＮ
＝１１“として設定され且つ制御オーダも異常発見時の
制御オーダに設定される。このＩＪ ）ライ処理は、通
常１回乃至３回行う。
プロセッサ３は、割込みを発生し、リトライ処理を行わ
せる。この割込みによ、９ ’Ｊ ）ライデータＮはＮ
＝１１“として設定され且つ制御オーダも異常発見時の
制御オーダに設定される。このＩＪ ）ライ処理は、通
常１回乃至３回行う。
リトライ処理では、リトライデータＮがＮ ＝’ １”
となっているために、アンドグー） ＩＤ 、 ２Ｄは
出力を出さず禁止状態となる。従って、ＦＩＦＯキュー
ＩＡ、２Ａｕ読出しアクセスを受けない。一方、アンド
グー） ＩＣ、２ＣがＮ＝１１“によシ開となシ、前回
読出したデータを通すことになる。この前回読出したデ
ータが再びプロセッサ３に送られ、プロセッサ３はデー
タチェックを行い、異常の有無を判断する。
となっているために、アンドグー） ＩＤ 、 ２Ｄは
出力を出さず禁止状態となる。従って、ＦＩＦＯキュー
ＩＡ、２Ａｕ読出しアクセスを受けない。一方、アンド
グー） ＩＣ、２ＣがＮ＝１１“によシ開となシ、前回
読出したデータを通すことになる。この前回読出したデ
ータが再びプロセッサ３に送られ、プロセッサ３はデー
タチェックを行い、異常の有無を判断する。
この判断の結果、異常が再び生じていれば、継続する異
常であると判断し、アクト系１０を待機系とし、待機系
１１をアクト系とすべく系切換えを行う。この系切換え
は、プロセッサ３が行う。
常であると判断し、アクト系１０を待機系とし、待機系
１１をアクト系とすべく系切換えを行う。この系切換え
は、プロセッサ３が行う。
リトライ処理の結果、異常と判断する事例は、バッファ
ＩＢ、アンドゲートＩＣ，出力レジスタＩＧのどこかで
異常が発生している場合、及び、ＦＩＦＯキューＩＡ自
体に異常が発生している場合の２つである。
ＩＢ、アンドゲートＩＣ，出力レジスタＩＧのどこかで
異常が発生している場合、及び、ＦＩＦＯキューＩＡ自
体に異常が発生している場合の２つである。
一方、バッファメモリＩＢ内のデータは、 前回読出し
た制御オーダのデータである故、プロセッサ３はそのま
ま取込みチェック用データとして使用する他に、処理デ
ータとしても利用できる。特に、系切換えによシ、待機
系１１がアクト系になった場合、該アクト系１１では、
リトライデータＮ＝゛ゝ１”としておけば、バッファメ
モリ２Ｂの格納データをアンドグー）２Ｃ，レジスタ２
Ｇを介してプロセッサ３が前回のデータを取込むことに
なシ、データの消失はない。
た制御オーダのデータである故、プロセッサ３はそのま
ま取込みチェック用データとして使用する他に、処理デ
ータとしても利用できる。特に、系切換えによシ、待機
系１１がアクト系になった場合、該アクト系１１では、
リトライデータＮ＝゛ゝ１”としておけば、バッファメ
モリ２Ｂの格納データをアンドグー）２Ｃ，レジスタ２
Ｇを介してプロセッサ３が前回のデータを取込むことに
なシ、データの消失はない。
以上の動作のフローチャートを第２図に示す。
第２図で、Ｆ工ＦＯキュー読取シオーダ実行中であるト
スる。このステップ中にアクト系１０での障害によりプ
ロセッサ３で障害による割込みが発生したとすると、リ
トライデータが１１”となシ、且つリトライ処理が行わ
れる。今、リトライ回数が１回のみとすると、スタート
ステップＦＯを介してステップＦ１に移シ、リトライ回
数をチェックする。まだ１回もリトライしていない故に
、ステップＦ２に移シ、プロセッサ３はレジスタＩＦ、
２ＦのＮ Ｋ ’１“をセットする。次いで、ステップ
Ｆ３に移シ、中断点再開を行う。この中断点再開とけり
トライ処理そのものであシ、この場合でのりトライ処理
とは、割シ込み発生時の命令を再び実行することである
。割込み発生時の命令とはＦＩＦＯキューＩＡ、２Ａか
らデータを読出すことを実行する命令である。然るに、
リトライデータＮ−ゞ１“が設定される故に、ＦＩＦＯ
キューＩＡ、２Ａはアクセスされることはなく、代りに
アンドゲートＩＣ。
スる。このステップ中にアクト系１０での障害によりプ
ロセッサ３で障害による割込みが発生したとすると、リ
トライデータが１１”となシ、且つリトライ処理が行わ
れる。今、リトライ回数が１回のみとすると、スタート
ステップＦＯを介してステップＦ１に移シ、リトライ回
数をチェックする。まだ１回もリトライしていない故に
、ステップＦ２に移シ、プロセッサ３はレジスタＩＦ、
２ＦのＮ Ｋ ’１“をセットする。次いで、ステップ
Ｆ３に移シ、中断点再開を行う。この中断点再開とけり
トライ処理そのものであシ、この場合でのりトライ処理
とは、割シ込み発生時の命令を再び実行することである
。割込み発生時の命令とはＦＩＦＯキューＩＡ、２Ａか
らデータを読出すことを実行する命令である。然るに、
リトライデータＮ−ゞ１“が設定される故に、ＦＩＦＯ
キューＩＡ、２Ａはアクセスされることはなく、代りに
アンドゲートＩＣ。
２Ｃが開き、バッファメモリＩＢに格納したデータがプ
ロセッサ３に送られる。
ロセッサ３に送られる。
この’Ｊ ）ライ実行後、再度、障害による割込みが発
生した場合、ステップＦ１で２回目の割込みとなシ２２
回目りトライは認めていない故に、ステップＦ４に移る
。このステップＦ４によシアクト系１０は待機系、待機
系１１はアクト系へと切換わる。
生した場合、ステップＦ１で２回目の割込みとなシ２２
回目りトライは認めていない故に、ステップＦ４に移る
。このステップＦ４によシアクト系１０は待機系、待機
系１１はアクト系へと切換わる。
次いで、ステップＦ２によシ、再びリトライデータＮ＝
′ＩＮをレジスタＩＦ、２Ｆに設定し、リトライ処理を
Ｆ３で行う。この時のりトライ処理のデータは、バッフ
ァメモリ２Ｂに格納されているデータでアリ、プロセッ
サ３はこれを取込む。この取込みデータは、前回のデー
タであシ、従って、系切換えによるデータの消失はない
。
′ＩＮをレジスタＩＦ、２Ｆに設定し、リトライ処理を
Ｆ３で行う。この時のりトライ処理のデータは、バッフ
ァメモリ２Ｂに格納されているデータでアリ、プロセッ
サ３はこれを取込む。この取込みデータは、前回のデー
タであシ、従って、系切換えによるデータの消失はない
。
以上の実施例では、異常対象をＦＩＦＯキュー内のデー
タ及びその後のプロセッサ３への転送系路上のデータと
したが、レジスタＩＦ、２Ｆ、デコーダ１．Ｅ、２Ｅ、
アンドゲートＩＤ、２Ｄについても障害検知対象となり
うる。要は、リトライ処理を必要とする如き割込みの発
生原因となる異常であれば、すべて対象となる。
タ及びその後のプロセッサ３への転送系路上のデータと
したが、レジスタＩＦ、２Ｆ、デコーダ１．Ｅ、２Ｅ、
アンドゲートＩＤ、２Ｄについても障害検知対象となり
うる。要は、リトライ処理を必要とする如き割込みの発
生原因となる異常であれば、すべて対象となる。
本発明によれば、ＦＩＦＯキューを有するデータ処理装
置において、ＦＩＦＯキューのデータを消失することな
く、リトライ処理及び系切換えが可能となった。
置において、ＦＩＦＯキューのデータを消失することな
く、リトライ処理及び系切換えが可能となった。
第１図は本発明の実施例図、第２図はフローチャートで
ある。 ｉｏ 、 １１・・・２重系のデータ格納部、３・・・
プロセッサ、ＩＡ、２Ａ・・・ＦＩＦＯキュー、ＩＢ、
２Ｂ・・・バッファメモＬＩＦ、２Ｆ・・・レジスタ。 代理人弁理士 秋 本 正 実 第 １ 図 λカ
ある。 ｉｏ 、 １１・・・２重系のデータ格納部、３・・・
プロセッサ、ＩＡ、２Ａ・・・ＦＩＦＯキュー、ＩＢ、
２Ｂ・・・バッファメモＬＩＦ、２Ｆ・・・レジスタ。 代理人弁理士 秋 本 正 実 第 １ 図 λカ
Claims (1)
- １．２重系構成をなし且つ互いに同期動作をなす第１．
第２のデータ格納部と、該第１．第２のデータ格納部の
一方をアクト系、他方を待機系とし且つアクト系となる
データ格納部からのデータを取込みデータ処理を行い、
且つアクト系が障害発生時に現アクト系を待機系とし、
現待機系をアクト系とするプロセッサとよシ成り、 上記第１．第２のデータ格納部は、同一人力データを格
納するＦＩＦＯキューと、該ＦＩＦＯキューの出力読出
しデータを一時格納するバッファメモリと、上記ＦＩＦ
Ｏキューへの読出しアクセスを指示するかりトライを指
示するかの選択を行うリトライ指示部どよシ成シ、 上記プロセッサは、上記ＦＩＦＯへの読出しアクセス指
示の場合には第１．第２のデータ格納部の中の現アクト
系内のＦＩＦＯキューからの読出しデータを受付け、上
記ＩＪ ）ライ指示の場合には上記現アクト系内のバッ
ファメモリよシ得たデータを受付けると共に、障害発生
時には上記ＩＪ トライ指示部に割込みによりリトライ
指示を行い、該リトライ指示が連続して所定回数に達し
た時には現アクト系を待機系、現待機系をアクト系へと
切換えてなることを、 特徴とするＦＩＦＯキューを持つデータ処理装置。 ２、上記プロセッサによシ系切換えを行った場合、切換
後の現アクト系のバッファメモリのデータをデータとし
てプロセッサが受付けてなる特許請求の範囲第１項記載
のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102503A JPS60247748A (ja) | 1984-05-23 | 1984-05-23 | Ｆｉｆｏキユ−を持つデ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102503A JPS60247748A (ja) | 1984-05-23 | 1984-05-23 | Ｆｉｆｏキユ−を持つデ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247748A true JPS60247748A (ja) | 1985-12-07 |
Family
ID=14329204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102503A Pending JPS60247748A (ja) | 1984-05-23 | 1984-05-23 | Ｆｉｆｏキユ−を持つデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212326A (ja) * | 1988-06-29 | 1990-01-17 | Nec Corp | ディスク制御装置 |
-
1984
- 1984-05-23 JP JP59102503A patent/JPS60247748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212326A (ja) * | 1988-06-29 | 1990-01-17 | Nec Corp | ディスク制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412303A (en) | Array processor architecture | |
| US4365292A (en) | Array processor architecture connection network | |
| JPS60258671A (ja) | プロセツサ | |
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| US6347372B1 (en) | Multiprocessor control system, and a boot device and a boot control device used therein | |
| JPS61182160A (ja) | デ−タ処理装置 | |
| JPS60247748A (ja) | Ｆｉｆｏキユ−を持つデ−タ処理装置 | |
| EP0413586B1 (en) | A system to pass through resource information | |
| EP0700005B1 (en) | Vector data bypass mechanism for vector computer | |
| US10733125B2 (en) | Microcomputer | |
| JPH09293020A (ja) | インターフェース回路 | |
| JPH05100883A (ja) | データ処理用半導体装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| CN115794392A (zh) | 一种基于信号量和共享内存的高可用性实现方法 | |
| JPS6143739B2 (ja) | ||
| JP2856709B2 (ja) | バス間結合システム | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPH05233576A (ja) | 二重システム | |
| JPS58223851A (ja) | デ−タ処理装置 | |
| JPH0555895B2 (ja) | ||
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPS62214440A (ja) | 未定義命令監視方式 | |
| JPS6225359A (ja) | 情報処理システムにおける処理要求制御方式 |