JPS60249151A - アルミニウム層のパタ−ニング方法 - Google Patents
アルミニウム層のパタ−ニング方法Info
- Publication number
- JPS60249151A JPS60249151A JP10603184A JP10603184A JPS60249151A JP S60249151 A JPS60249151 A JP S60249151A JP 10603184 A JP10603184 A JP 10603184A JP 10603184 A JP10603184 A JP 10603184A JP S60249151 A JPS60249151 A JP S60249151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- positive resist
- wiring
- silicone resin
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、半導体装置の配線・電極に用いられるアルミ
ニウム（ｇ）Ｍのパターニング方法に関する。
ニウム（ｇ）Ｍのパターニング方法に関する。
技術分野
紅は半導体装置の配線・電極として広く用いられている
。−例として第１図Ａ−ｒｉ従来の紅のパターニング方
法を用いた半導体装置の多層配線構造の形成工程の一部
な示す。図Ａにおいて、半導体基板１の上に酸化膜２が
形成され、その上にＡＡ層６が形成されており、１１層
３０表面はポジレジスト層４で覆われている。次いで図
Ｂに示すように、ポジレジスト層４ｆｔ露光・現像し、
所定のレジストパターンを形成し、次に図Ｃで、プラズ
マエツチング等によりＭ層３をエツチングしてパターニ
ングする。従来は、このようにｕ層上に直接レジストを
形成してパターニングを行なっていたが、ポジレジスト
ｔ’用いた場合、エツチング残渣が生ずることが観察さ
れた。これはポジレジストの現像液である有機アルカリ
（テトラメチルヒドロキシアンモニウムなど）がＭと反
応して反応生成物を形成し、これがエツチング残渣の原
°因となるものと考えられる。エツチング残渣は、第１
図Ｃに５として示すように、ボッボッと残るような感じ
であり、精査の結果ＡＬ中に含まれる銅（Ｃｕ）等の不
純物もしくはその化合物が見いだされた。これはポジレ
ジストな用いたときに特有であって、ネガレジス）Ｙ用
いたときには生じない。
。−例として第１図Ａ−ｒｉ従来の紅のパターニング方
法を用いた半導体装置の多層配線構造の形成工程の一部
な示す。図Ａにおいて、半導体基板１の上に酸化膜２が
形成され、その上にＡＡ層６が形成されており、１１層
３０表面はポジレジスト層４で覆われている。次いで図
Ｂに示すように、ポジレジスト層４ｆｔ露光・現像し、
所定のレジストパターンを形成し、次に図Ｃで、プラズ
マエツチング等によりＭ層３をエツチングしてパターニ
ングする。従来は、このようにｕ層上に直接レジストを
形成してパターニングを行なっていたが、ポジレジスト
ｔ’用いた場合、エツチング残渣が生ずることが観察さ
れた。これはポジレジストの現像液である有機アルカリ
（テトラメチルヒドロキシアンモニウムなど）がＭと反
応して反応生成物を形成し、これがエツチング残渣の原
°因となるものと考えられる。エツチング残渣は、第１
図Ｃに５として示すように、ボッボッと残るような感じ
であり、精査の結果ＡＬ中に含まれる銅（Ｃｕ）等の不
純物もしくはその化合物が見いだされた。これはポジレ
ジストな用いたときに特有であって、ネガレジス）Ｙ用
いたときには生じない。
図Ｃにおいて、パターニングされたＡｔ層３ 、３’間
は絶縁する必要があるが、このエツチング残渣５が存在
すると、Ａｔ層３，３′間が短絡する恐れがある。以下
の図Ｄ−Ｆは２層目配線（図示せず）との間の層間絶縁
物を形成する工程を示し、図りで第１のＰＳＧ （リン
シリケイトガラス）層６を形成し、図Ｅでスピンコード
でシリコン樹脂層７を形成して段差を平坦化し、図Ｆで
シリコン樹脂層７をコントロールエッチである程度薄く
してから第２のＰＳＧ層８を形成する。なお、このあと
図示しないが、２層目配線を形成する窓を層間絶縁層に
形成して２層目配線を形成する。
は絶縁する必要があるが、このエツチング残渣５が存在
すると、Ａｔ層３，３′間が短絡する恐れがある。以下
の図Ｄ−Ｆは２層目配線（図示せず）との間の層間絶縁
物を形成する工程を示し、図りで第１のＰＳＧ （リン
シリケイトガラス）層６を形成し、図Ｅでスピンコード
でシリコン樹脂層７を形成して段差を平坦化し、図Ｆで
シリコン樹脂層７をコントロールエッチである程度薄く
してから第２のＰＳＧ層８を形成する。なお、このあと
図示しないが、２層目配線を形成する窓を層間絶縁層に
形成して２層目配線を形成する。
以上のような半導体装置の多層配線構造の形成などにお
いては、パターニングされるＡｔ１ｉｉ３，３’の間隔
は１μｍ程度と極めて小さいので、互に絶縁されるべき
Ａｔ層３，６′間に前述のエツチング残渣が存在すると
、互にシ９−トしてしまう恐れが生ずる。
いては、パターニングされるＡｔ１ｉｉ３，３’の間隔
は１μｍ程度と極めて小さいので、互に絶縁されるべき
Ａｔ層３，６′間に前述のエツチング残渣が存在すると
、互にシ９−トしてしまう恐れが生ずる。
発明の目的
本発明は、ポジレジスＩ−＆用いたアルミニウム層のパ
ターニング方法において、前述のエツチング残−〇発生
を防止すること−を−その目的とするものである。′ 発明の構成 本発明はＡｔ層の上にシリコーン樹脂等の保護膜を形成
し、ポジレジストの現像時に直接Ａ／、が現像液に触れ
ないようにしてＡｔと現像液の反応を防止し、Ａｔのパ
ターニングの際の前述のエツチング残渣が発生しないよ
うにするものである。
ターニング方法において、前述のエツチング残−〇発生
を防止すること−を−その目的とするものである。′ 発明の構成 本発明はＡｔ層の上にシリコーン樹脂等の保護膜を形成
し、ポジレジストの現像時に直接Ａ／、が現像液に触れ
ないようにしてＡｔと現像液の反応を防止し、Ａｔのパ
ターニングの際の前述のエツチング残渣が発生しないよ
うにするものである。
以下に、本発明を具体的に説明するために実施例を示す
。
。
実 施 例
第２図は、半導体装置の多層配線の形成工程に本発明を
適用した実施例であり、図Ａにおいて半導体基板１の上
に絶縁層（Ｓｉｆｔ） ２が形成され、その上に１層目
の配線層となるＡｔ層３が形成されている。そしてＡｔ
層３の上にはシリコン樹脂の保護膜９が形成され、さら
にその上にポジレジスト４が形成される。次にＩＩＢの
ようにポジレジスト４°を露光・現像し、次に図Ｃに示
すように、ポジレジスト４をマスクにしてフッ素系のガ
スによるドライエツチングによってシリコン樹脂９をエ
ツチングする。ついで塩素系ガスに切換えてＡ／。
適用した実施例であり、図Ａにおいて半導体基板１の上
に絶縁層（Ｓｉｆｔ） ２が形成され、その上に１層目
の配線層となるＡｔ層３が形成されている。そしてＡｔ
層３の上にはシリコン樹脂の保護膜９が形成され、さら
にその上にポジレジスト４が形成される。次にＩＩＢの
ようにポジレジスト４°を露光・現像し、次に図Ｃに示
すように、ポジレジスト４をマスクにしてフッ素系のガ
スによるドライエツチングによってシリコン樹脂９をエ
ツチングする。ついで塩素系ガスに切換えてＡ／。
、層３に、−にンチングし、図ＤＫ、７Ｒすよ５に互に
分離された配線層のＡｔ層３．３’ｌｋ形成する。この
とき、Ａｔ層５，３′の表面にはＡｔの表面保護に使用
したシリコン樹脂層９が残っているが、これは千のまま
層間絶縁物として使用することができる。なお、場合に
よっては、このシリコン樹脂層９は除去しても良い。次
いで１図Ｅのごとく新たなシリコン樹脂層１０をスピン
コードにより形成し、段部な埋めて平坦化し、図Ｆのよ
うにＰＳＧ層（リンシリク−トガラス）１１１ｔ堆積形
成する。その後図示しないが、シリコン樹脂層９，１ｏ
及びＰＳＧ層１１の層間絶縁物に窓あけし、常法により
２層目配線を形成する等して多層配線構造な得る。
分離された配線層のＡｔ層３．３’ｌｋ形成する。この
とき、Ａｔ層５，３′の表面にはＡｔの表面保護に使用
したシリコン樹脂層９が残っているが、これは千のまま
層間絶縁物として使用することができる。なお、場合に
よっては、このシリコン樹脂層９は除去しても良い。次
いで１図Ｅのごとく新たなシリコン樹脂層１０をスピン
コードにより形成し、段部な埋めて平坦化し、図Ｆのよ
うにＰＳＧ層（リンシリク−トガラス）１１１ｔ堆積形
成する。その後図示しないが、シリコン樹脂層９，１ｏ
及びＰＳＧ層１１の層間絶縁物に窓あけし、常法により
２層目配線を形成する等して多層配線構造な得る。
以上のごとく１本発明によれば、Ａｔはポジレジストの
現像液と接触することがないので、Ａｔのパターニング
の際にエツチング残渣が生じない。
現像液と接触することがないので、Ａｔのパターニング
の際にエツチング残渣が生じない。
なお、上記実施例において、Ａｔ層の保護膜としてシリ
コン樹脂を示したが、他に、現像液とＡｔ表面の接触を
防止できる種々の膜、例えばＳｉＮ・やＰＳＧ等も使用
できるのはもちろんである。
コン樹脂を示したが、他に、現像液とＡｔ表面の接触を
防止できる種々の膜、例えばＳｉＮ・やＰＳＧ等も使用
できるのはもちろんである。
発明の効果
以上、本発明によれば、ボジレジストヲ用いたＡｔのパ
、ターニングの際に、全くエツチング残渣を残すことが
ないので、Ａ／、の電極・配線間の短絡を防止すること
ができる。また、Ａｔの表面保護に使用したシリコン樹
脂が層間絶縁物としてそのまま利用できる利点がある。
、ターニングの際に、全くエツチング残渣を残すことが
ないので、Ａ／、の電極・配線間の短絡を防止すること
ができる。また、Ａｔの表面保護に使用したシリコン樹
脂が層間絶縁物としてそのまま利用できる利点がある。
第１図Ａ〜Ｆは従来のアルミニウム層のパターニング方
法を用いた半導体装置の製造工程を示す図、 第２図Ａ−Ｆは本発明方法による半導体装置の製造工程
を示す図。 １・・・半導体基板 ２・・・絶縁膜（酸化膜） ３・・・Ａｔ層 ４・・・ボジレジスト ５・・・エツチング残渣 ６・・・ＰＳＧ層 ７・・・シリコン樹脂層 ８・・・ＰＳＧ層 ９・・・シリコン樹脂層（保護膜） １０・・・シリコン樹脂層 １１・・・ＰＳＧ層 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外１名） 第１図 １ｊＪ２ 図
法を用いた半導体装置の製造工程を示す図、 第２図Ａ−Ｆは本発明方法による半導体装置の製造工程
を示す図。 １・・・半導体基板 ２・・・絶縁膜（酸化膜） ３・・・Ａｔ層 ４・・・ボジレジスト ５・・・エツチング残渣 ６・・・ＰＳＧ層 ７・・・シリコン樹脂層 ８・・・ＰＳＧ層 ９・・・シリコン樹脂層（保護膜） １０・・・シリコン樹脂層 １１・・・ＰＳＧ層 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部 （外１名） 第１図 １ｊＪ２ 図
Claims (1)
- アルミニウム層の表面に保護膜を形成し、該保護膜上に
ポジレジスト膜を形成し、該ポジレジスト膜を露光・現
像して所定のレジストパターｙ１に形成し、次いで該レ
ジストパターンをマスクに用いて、前記保護膜をエツチ
ングし、続いて前記アルミニウム層？エツチングするこ
とを特徴とする７ Ａ／ ミニラム層のパターニング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10603184A JPS60249151A (ja) | 1984-05-25 | 1984-05-25 | アルミニウム層のパタ−ニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10603184A JPS60249151A (ja) | 1984-05-25 | 1984-05-25 | アルミニウム層のパタ−ニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60249151A true JPS60249151A (ja) | 1985-12-09 |
Family
ID=14423264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10603184A Pending JPS60249151A (ja) | 1984-05-25 | 1984-05-25 | アルミニウム層のパタ−ニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60249151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854134A (en) * | 1997-05-05 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Passivation layer for a metal film to prevent metal corrosion |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384564A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Method of producing thin film pattern |
| JPS56153736A (en) * | 1980-04-29 | 1981-11-27 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1984
- 1984-05-25 JP JP10603184A patent/JPS60249151A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384564A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Method of producing thin film pattern |
| JPS56153736A (en) * | 1980-04-29 | 1981-11-27 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854134A (en) * | 1997-05-05 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Passivation layer for a metal film to prevent metal corrosion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| US4997746A (en) | Method of forming conductive lines and studs | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0513593A (ja) | 半導体装置の製造方法 | |
| JPH0587146B2 (ja) | ||
| JPH0313744B2 (ja) | ||
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| JPH04330768A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS57145340A (en) | Manufacture of semiconductor device | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPH05235176A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH03203232A (ja) | 半導体装置の製造方法 | |
| JPH04306830A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 |