JPH03203232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03203232A JPH03203232A JP34455089A JP34455089A JPH03203232A JP H03203232 A JPH03203232 A JP H03203232A JP 34455089 A JP34455089 A JP 34455089A JP 34455089 A JP34455089 A JP 34455089A JP H03203232 A JPH03203232 A JP H03203232A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor layer
- conduction layer
- insulating film
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000005260 corrosion Methods 0.000 abstract description 6
- 150000002736 metal compounds Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 6
- 230000007797 corrosion Effects 0.000 abstract 2
- 238000003754 machining Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 238000005530 etching Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に配線形成方
法に関する。
法に関する。
従来、この種の半導体装置の配線形成方法は、第２図（
ａ）〜（ｂ）に示すように半導体基板１にシリコン酸化
膜（ＳｉＯ２）、リンドープシリケートガラス（Ｐ Ｓ
Ｇ）またはシリコン窒化膜（Ｓｉ３Ｎ４）などからな
る絶縁膜２を被覆するこの絶縁膜２の上に窒化チタン（
ＴｉＮ）、チタンタングステン（ＴｉＷ）などからなる
バリア膜３を形成する。
ａ）〜（ｂ）に示すように半導体基板１にシリコン酸化
膜（ＳｉＯ２）、リンドープシリケートガラス（Ｐ Ｓ
Ｇ）またはシリコン窒化膜（Ｓｉ３Ｎ４）などからな
る絶縁膜２を被覆するこの絶縁膜２の上に窒化チタン（
ＴｉＮ）、チタンタングステン（ＴｉＷ）などからなる
バリア膜３を形成する。
このバリア膜は基板１とのコンタクト部等での配線用ア
ルミニウムとシリコンとの反応を防止するものである。
ルミニウムとシリコンとの反応を防止するものである。
次に、その上に銅をドープしたアルミニウム（ＡＡ −
ｃ ｕ）、シリコンをドープしたアルミニウム（Ａ、ｆ
ｆ−５ｉ）などからなる導体層４を堆積し、その上層に
所定の形状にパターニングされたホトレジスト５を形成
する。続いて、塩素（０℃）系ガスを使用したホトエツ
チングによりバリア膜３と導体層４を同時にエツチング
加工し、ホトレジスト５を除去し、所定形状の配線を形
成する方法となっていた。
ｃ ｕ）、シリコンをドープしたアルミニウム（Ａ、ｆ
ｆ−５ｉ）などからなる導体層４を堆積し、その上層に
所定の形状にパターニングされたホトレジスト５を形成
する。続いて、塩素（０℃）系ガスを使用したホトエツ
チングによりバリア膜３と導体層４を同時にエツチング
加工し、ホトレジスト５を除去し、所定形状の配線を形
成する方法となっていた。
上述した従来の半導体装置の配線形成方法では、バリア
膜と導体層を同時にＣ１系ガスを使用してホトエツチン
グ加工する方法となっていたので、ＴｉＮをバリア膜に
、Ａ、Ｃ又はＡ、＆−ｓ ｉ、Ａ、、＆−ｃｕなどのＡ
４合金を導体層に用いる場合、エツチング後の残留（ｌ
が大気開放後吸湿し、（ｌを含む絶縁性の液滴が形威さ
れ、ＡＡ’合金とＴｉＮ間に起電力を生じ、アフターコ
ロ−ジョンが発生するという欠点がある。このアフター
コロ−ジョンがさらに進行すると導体層の断線に至る可
能性がある。
膜と導体層を同時にＣ１系ガスを使用してホトエツチン
グ加工する方法となっていたので、ＴｉＮをバリア膜に
、Ａ、Ｃ又はＡ、＆−ｓ ｉ、Ａ、、＆−ｃｕなどのＡ
４合金を導体層に用いる場合、エツチング後の残留（ｌ
が大気開放後吸湿し、（ｌを含む絶縁性の液滴が形威さ
れ、ＡＡ’合金とＴｉＮ間に起電力を生じ、アフターコ
ロ−ジョンが発生するという欠点がある。このアフター
コロ−ジョンがさらに進行すると導体層の断線に至る可
能性がある。
本発明の目的は、アフターコロ−ジョンによる導体層の
断線を防止し、良好な金属配線が得られる半導体装置の
製造方法を提供するものである。
断線を防止し、良好な金属配線が得られる半導体装置の
製造方法を提供するものである。
本発明の半導体装置の製造方法は、半導体基板の第１の
絶縁膜上に高融点金属化合物膜を形威し、その上に導体
層を堆積する工程と、導体層上に所定の形状にパターニ
ングされた第１のホトレジストを形成し、ホトエツチン
グにより所定の領域の導体層のみ加工する工程と導体層
および露出したバリア膜上に第２の絶縁膜を形成する工
程と、第２の絶縁膜上に所定の形状にパターニングされ
た第２のホトレジストを形威し、ホトエツチングにより
前記所定の領域の第２の絶縁膜とバリア膜を同時加工す
る工程を有している。
絶縁膜上に高融点金属化合物膜を形威し、その上に導体
層を堆積する工程と、導体層上に所定の形状にパターニ
ングされた第１のホトレジストを形成し、ホトエツチン
グにより所定の領域の導体層のみ加工する工程と導体層
および露出したバリア膜上に第２の絶縁膜を形成する工
程と、第２の絶縁膜上に所定の形状にパターニングされ
た第２のホトレジストを形威し、ホトエツチングにより
前記所定の領域の第２の絶縁膜とバリア膜を同時加工す
る工程を有している。
このような製造方法により高融点金属膜のエツチング加
工時に導体層は、第２の絶縁膜に覆われているため、エ
ツチングガスに用いられる（ｌが導体層に付着して残留
することはないため、アフターコロ−ジョンが発生する
ことはなくなる。
工時に導体層は、第２の絶縁膜に覆われているため、エ
ツチングガスに用いられる（ｌが導体層に付着して残留
することはないため、アフターコロ−ジョンが発生する
ことはなくなる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例の工程順
に示した半導体装置の縦断面図である。
に示した半導体装置の縦断面図である。
第１図（ａ）に示すように一層の導体配線を形成するた
め半導体基板ｌ上に５ｉＯｚ、ＰＳＧまたは５ｉ３Ｎａ
などからなる絶縁膜２を被覆する。この絶縁膜２の上に
ＴｉＮ、ＴｉＷなどからなるバリア膜３を形威し、その
上にＡ！！−Ｃｕ、Ａ、ｆｆ−８ｉなどからなる導体層
４を堆積し、ホトレジスト５を施し等方性エツチングに
より導体層４を加工し、ホトレジスト５を除去する。
め半導体基板ｌ上に５ｉＯｚ、ＰＳＧまたは５ｉ３Ｎａ
などからなる絶縁膜２を被覆する。この絶縁膜２の上に
ＴｉＮ、ＴｉＷなどからなるバリア膜３を形威し、その
上にＡ！！−Ｃｕ、Ａ、ｆｆ−８ｉなどからなる導体層
４を堆積し、ホトレジスト５を施し等方性エツチングに
より導体層４を加工し、ホトレジスト５を除去する。
次に第１図（ｂ〕〜（Ｃ）に示すようにエツチングによ
り露出したバリア膜３および導体層４の上にＳｉＯ２，
ＰＳＧまたはＳｉ３Ｎ４などからなる数十穴〜数百人程
度の絶縁膜６を被覆し、ホトレジストアを施し、Ｃ℃系
ガスを使用した異方性エツチングにより絶縁膜６とバリ
ア膜３を同時加工する。これにより導体層４の配線パタ
ーン以外のバリア膜３が除去され最終配線パターンがで
き、最後にホトレジスト７を除去し完了する。
り露出したバリア膜３および導体層４の上にＳｉＯ２，
ＰＳＧまたはＳｉ３Ｎ４などからなる数十穴〜数百人程
度の絶縁膜６を被覆し、ホトレジストアを施し、Ｃ℃系
ガスを使用した異方性エツチングにより絶縁膜６とバリ
ア膜３を同時加工する。これにより導体層４の配線パタ
ーン以外のバリア膜３が除去され最終配線パターンがで
き、最後にホトレジスト７を除去し完了する。
本実施例では、エツチング工程時に用いた絶縁膜６は導
体層４上に残されているため第１図（ｃ）の構成上にさ
らに上層配線を形成する場合には層間膜の一部として利
用できる。
体層４上に残されているため第１図（ｃ）の構成上にさ
らに上層配線を形成する場合には層間膜の一部として利
用できる。
以上説明したように本発明は、所定領域の導体層のみホ
トエツチングにより加工し、導体層および露出したバリ
ア膜上に絶縁膜を形威し、導体層）− を絶縁膜により完全に覆う。さらにホトエツチングによ
り前記所定領域の絶縁膜とバリア膜を同時加工すること
により、その際、導体層がＣ１系ガスと接触しないので
アフターコロ−ジョンの発生を防止できる効果がある。
トエツチングにより加工し、導体層および露出したバリ
ア膜上に絶縁膜を形威し、導体層）− を絶縁膜により完全に覆う。さらにホトエツチングによ
り前記所定領域の絶縁膜とバリア膜を同時加工すること
により、その際、導体層がＣ１系ガスと接触しないので
アフターコロ−ジョンの発生を防止できる効果がある。
それ故、配線の断線等の生じにくい、信頼性の高い半導
体装置が実現できる。
体装置が実現できる。
第１図（ａ）〜（ｃ）は本発明の第一実施例を示す工程
断面図、第２図（ａ）〜（ｂ）は、従来の半導体装置の
工程断面図である。 １・・・・・・半導体基板、２，６・・・・・・絶縁膜
、３・・・・・・バリア膜、４・・・・・・導体層、５
，７・・・・・・ホトレジスト。
断面図、第２図（ａ）〜（ｂ）は、従来の半導体装置の
工程断面図である。 １・・・・・・半導体基板、２，６・・・・・・絶縁膜
、３・・・・・・バリア膜、４・・・・・・導体層、５
，７・・・・・・ホトレジスト。
Claims (1)
- 半導体基板上に第１の絶縁膜、高融点金属膜及び、導体
層を順次形成する工程と、前記導体層の所定領域のみホ
トエッチング法により除去し、前記高融点金属膜を露出
する工程と、前記導体層および前記露出した高融点金属
膜上に第２の絶縁膜を形成する工程と、前記所定領域の
第２の絶縁膜の高融点金属膜をホトエッチング法により
同時に除去し、第１の絶縁膜を露出する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34455089A JPH03203232A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34455089A JPH03203232A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03203232A true JPH03203232A (ja) | 1991-09-04 |
Family
ID=18370145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34455089A Pending JPH03203232A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03203232A (ja) |
-
1989
- 1989-12-28 JP JP34455089A patent/JPH03203232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017510A (en) | Method of making a scalable fuse link element | |
| US4862243A (en) | Scalable fuse link element | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| JPH0513593A (ja) | 半導体装置の製造方法 | |
| JPH03203232A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6386452A (ja) | 半導体装置 | |
| JPH0461340A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04151824A (ja) | 半導体装置の製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPS6395649A (ja) | 半導体装置の製造方法 | |
| JPH0414851A (ja) | 半導体装置の製造方法 | |
| JPS63244647A (ja) | 電気ヒユ−ズを含む半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) |