JPS60253232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60253232A JPS60253232A JP59109194A JP10919484A JPS60253232A JP S60253232 A JPS60253232 A JP S60253232A JP 59109194 A JP59109194 A JP 59109194A JP 10919484 A JP10919484 A JP 10919484A JP S60253232 A JPS60253232 A JP S60253232A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- photoresist
- semiconductor device
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分針〕
本発明は半導体装置の製造方法、特に金属電極の断線を
防止するための絶縁膜の写真蝕刻法に関する。
防止するための絶縁膜の写真蝕刻法に関する。
従来、半導体装置の製造工程において不純物の選択的拡
散用マスクを形成する技術として写真蝕刻法がある。写
真蝕刻法は半導体基板上の絶縁膜上にフォトレジストを
選択的に残し、このフォトレジストをマスクに前記絶縁
膜を選択的にエツチングするものであるが、絶縁膜のエ
ツジが直角に近い段となり、アルミニウム等の金属電極
の断線等の信頼性上非常に大きな問題を生ずる可能性が
ある。
散用マスクを形成する技術として写真蝕刻法がある。写
真蝕刻法は半導体基板上の絶縁膜上にフォトレジストを
選択的に残し、このフォトレジストをマスクに前記絶縁
膜を選択的にエツチングするものであるが、絶縁膜のエ
ツジが直角に近い段となり、アルミニウム等の金属電極
の断線等の信頼性上非常に大きな問題を生ずる可能性が
ある。
本発明の目的は、かかる従来技術の欠点を解消した、金
属電極の断線の恐れのない信頼性の高い半導体装置を提
供することにある。
属電極の断線の恐れのない信頼性の高い半導体装置を提
供することにある。
本発明によれば、半導体基板上の絶縁膜を耐エツチング
マスクを用いて厚さの一部分除去する工程と、その後耐
エツチングマスクを除去し、絶縁膜を全体的にエツチン
グして選択的に半導体基板を露出せしめる工程とを含む
半導体装置の製造方法を得る。
マスクを用いて厚さの一部分除去する工程と、その後耐
エツチングマスクを除去し、絶縁膜を全体的にエツチン
グして選択的に半導体基板を露出せしめる工程とを含む
半導体装置の製造方法を得る。
次ｅ【本発明を図面を用いてより詳細に説明する。
第１図に従来の半導体装置の製造方法の一例の断面図を
示す。半導体基板１上に酸化膜等の絶縁膜２を形成しく
第１図（ａ） ’） 、次に、フォトレジスト３を全面
に塗布した後、写真蝕刻法により選択的に除去しく第１
図中））、シかる後エツチング液を用いてフォトレジス
ト３で覆われていない部分の絶縁膜２を全て除去しく第
１図（Ｃ））、その後フォトレジスト３を除去（第１図
（ｄ））するが、この際絶縁膜２の端部４ａの角度θ１
は直角に近くなるため、アルにラム等の金属電極をその
後形成する場合には絶縁膜２の端部４ａで断線を生じや
すくなり、信頼性上太き表問題点を有することになる。
示す。半導体基板１上に酸化膜等の絶縁膜２を形成しく
第１図（ａ） ’） 、次に、フォトレジスト３を全面
に塗布した後、写真蝕刻法により選択的に除去しく第１
図中））、シかる後エツチング液を用いてフォトレジス
ト３で覆われていない部分の絶縁膜２を全て除去しく第
１図（Ｃ））、その後フォトレジスト３を除去（第１図
（ｄ））するが、この際絶縁膜２の端部４ａの角度θ１
は直角に近くなるため、アルにラム等の金属電極をその
後形成する場合には絶縁膜２の端部４ａで断線を生じや
すくなり、信頼性上太き表問題点を有することになる。
第２図（ａ）〜Φ）は本発明の一実施例による半導体装
置の製造方法を示す断面図である。本発明によれば、フ
ォトレジスト３をマスクとしてのエツチングを途中で止
めて、（第２図（Ｃ））、フォトレジスト３を除去した
後（第２図（ｄ） ） 、再度エツチング液中でエツチ
ングする（第２図（ｅ））ものである。
置の製造方法を示す断面図である。本発明によれば、フ
ォトレジスト３をマスクとしてのエツチングを途中で止
めて、（第２図（Ｃ））、フォトレジスト３を除去した
後（第２図（ｄ） ） 、再度エツチング液中でエツチ
ングする（第２図（ｅ））ものである。
このように本発明による絶縁膜２のエツチング方法によ
れば、フォトレジスト３を除去し、絶縁膜２の全面をエ
ツチングする際に絶縁膜２の端部４ｂは垂直方向と水平
方向から同時にエツチングされるため角がとれてなだら
かな段となり、端部４ｂ部分の角度θ２は、前記従来の
製造方法による端部４ａの角度θ１よりけるかに大きな
角度となるため金属電極の断線を生じないという優れた
特徴を有する。、 〔発明の効果〕 このように、本発明による半導体装置の製造方法によっ
て絶縁膜のエツチングを２段階に分けることにより、非
常に信頼性の優れた半導体装置を提供することができる
。
れば、フォトレジスト３を除去し、絶縁膜２の全面をエ
ツチングする際に絶縁膜２の端部４ｂは垂直方向と水平
方向から同時にエツチングされるため角がとれてなだら
かな段となり、端部４ｂ部分の角度θ２は、前記従来の
製造方法による端部４ａの角度θ１よりけるかに大きな
角度となるため金属電極の断線を生じないという優れた
特徴を有する。、 〔発明の効果〕 このように、本発明による半導体装置の製造方法によっ
て絶縁膜のエツチングを２段階に分けることにより、非
常に信頼性の優れた半導体装置を提供することができる
。
第１図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
示す断面図である。第２図（ａ）〜（ｅ）は本発明の一
実施例による半導体装置の製造方法を示す断面図である
。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・フォトレジスト、４ａ・・・・・・従来の
半導体装置の製造方法による絶縁膜エツジ、４ｂ・・・
・・・本発明による半導体装置の製造方法による絶縁膜
エツジ、θ１・・・・・・従来の半導体装置の製造方法
による絶縁膜エッヂの角度、０２・・・・・・本発明に
よる半導体装置の製造方法による絶縁膜エッヂの角変。 ５−
示す断面図である。第２図（ａ）〜（ｅ）は本発明の一
実施例による半導体装置の製造方法を示す断面図である
。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・フォトレジスト、４ａ・・・・・・従来の
半導体装置の製造方法による絶縁膜エツジ、４ｂ・・・
・・・本発明による半導体装置の製造方法による絶縁膜
エツジ、θ１・・・・・・従来の半導体装置の製造方法
による絶縁膜エッヂの角度、０２・・・・・・本発明に
よる半導体装置の製造方法による絶縁膜エッヂの角変。 ５−
Claims (1)
- 半導体基板上の絶縁膜にフォトレジストを塗布する工程
と、前記フォトレジストを選択的に除去する工程と、さ
らに前記絶縁膜をエツチング液により前記フォトレジス
ト開口部の絶縁膜の少なくとも一部が前記半導体基板上
に残るようにエツチングする工程と、前記フォトレジス
トを除去し、さらに前記エツチング液により、少なくと
も前記フォトレジスト開口部に残存した絶縁膜を全て除
去するための時間以上エツチングする工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109194A JPS60253232A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109194A JPS60253232A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60253232A true JPS60253232A (ja) | 1985-12-13 |
Family
ID=14504006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109194A Pending JPS60253232A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60253232A (ja) |
-
1984
- 1984-05-29 JP JP59109194A patent/JPS60253232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JPS60253232A (ja) | 半導体装置の製造方法 | |
| US3908263A (en) | Separate interdigital electrodes without using any special photolithographic techniques | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS6158256A (ja) | 半導体素子の製造方法 | |
| JPH0548928B2 (ja) | ||
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH02219229A (ja) | 半導体素子の製造方法 | |
| JPS60121741A (ja) | パンプ電極形成法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPS60183727A (ja) | コンタクトホ−ルの形成方法 |