JPS60253268A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60253268A JPS60253268A JP59109163A JP10916384A JPS60253268A JP S60253268 A JPS60253268 A JP S60253268A JP 59109163 A JP59109163 A JP 59109163A JP 10916384 A JP10916384 A JP 10916384A JP S60253268 A JPS60253268 A JP S60253268A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- semiconductor device
- gto
- present
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/343—Gate regions of field-effect devices having PN junction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は埋め込みゲート構造のゲートターンオフサイ
リスタ等に適用される半導体装置に関する。
リスタ等に適用される半導体装置に関する。
副知のように、単結晶シリコンウェーッーにボロン、リ
ンなどシリコンとイオン半径が太きく異なる元素を高濃
度に拡散するとミスフィツト転位が発生する。このミス
フィツト転位は(110)方向に配列されるが、発生し
たミスフィツト転位は ”上記高濃度拡散中あるいはそ
の後の熱処理工程ですべり面である(111)面上1(
110)方向と垂直な(211)方向へ移動する傾向に
ある。
ンなどシリコンとイオン半径が太きく異なる元素を高濃
度に拡散するとミスフィツト転位が発生する。このミス
フィツト転位は(110)方向に配列されるが、発生し
たミスフィツト転位は ”上記高濃度拡散中あるいはそ
の後の熱処理工程ですべり面である(111)面上1(
110)方向と垂直な(211)方向へ移動する傾向に
ある。
このため、高濃度拡散領域の外側が電流経路となるよう
な半導体装置においては、前記高濃度拡散領域から進展
した転位のため電気的特性が大きく劣化しかつ特性がウ
ェーハ面内で不均一になる場合がある。従来、半導体ス
イッチング素子ではかかる不都合を抑えるため高濃度に
拡散したい領域の濃度をある程度低く抑え、そこにおけ
るミスフィツト転位の発生を防止させる手段が増られて
いる。例えば高濃度層を制御層とするゲートターンオフ
サイリスタ(GTO)、静電訪導型トランジスタ(SI
T)やサイリスタ(SITh;y)、あるいけ通常のト
ランジスタなどでは可能な限り高濃度、従って低抵抗が
要求されるが、上述の理由によりあまり高濃度にするこ
とができない。上記のことから高濃度に拡散を行う半導
体装置においては充分なしゃ断性能を有するように製造
することが極めて困難であった。
な半導体装置においては、前記高濃度拡散領域から進展
した転位のため電気的特性が大きく劣化しかつ特性がウ
ェーハ面内で不均一になる場合がある。従来、半導体ス
イッチング素子ではかかる不都合を抑えるため高濃度に
拡散したい領域の濃度をある程度低く抑え、そこにおけ
るミスフィツト転位の発生を防止させる手段が増られて
いる。例えば高濃度層を制御層とするゲートターンオフ
サイリスタ(GTO)、静電訪導型トランジスタ(SI
T)やサイリスタ(SITh;y)、あるいけ通常のト
ランジスタなどでは可能な限り高濃度、従って低抵抗が
要求されるが、上述の理由によりあまり高濃度にするこ
とができない。上記のことから高濃度に拡散を行う半導
体装置においては充分なしゃ断性能を有するように製造
することが極めて困難であった。
ここで上記半導体装置の一例をシリコン5i(100)
面を使った埋め込みゲー)GTO素子に適用したときの
Nベース欠陥分布について説明すも第4図は埋め込みゲ
ー)GTOの断面図で、この第4図において、Aはアノ
ード電極、Kl−jカソード電極、GVsゲート電極で
あり、P、Nは半導体である。P+−はP型半導体に形
成され穴埋め込みゲートであり、CHはチャネル、P石
エピタキシャル成長層である。上記第4図のように形成
されたGTO素子のNベースだけヲ堆り出し、タレシュ
エッチ液で結晶欠陥を顕在化させてアノード側からその
欠陥分布を観察したものをwcs図に示す。なお、上記
GTO素子のP 層(埋め込みゲート)の形状は第6図
のように形成され、チャネルCMは全円で放射伏に形成
されている。
面を使った埋め込みゲー)GTO素子に適用したときの
Nベース欠陥分布について説明すも第4図は埋め込みゲ
ー)GTOの断面図で、この第4図において、Aはアノ
ード電極、Kl−jカソード電極、GVsゲート電極で
あり、P、Nは半導体である。P+−はP型半導体に形
成され穴埋め込みゲートであり、CHはチャネル、P石
エピタキシャル成長層である。上記第4図のように形成
されたGTO素子のNベースだけヲ堆り出し、タレシュ
エッチ液で結晶欠陥を顕在化させてアノード側からその
欠陥分布を観察したものをwcs図に示す。なお、上記
GTO素子のP 層(埋め込みゲート)の形状は第6図
のように形成され、チャネルCMは全円で放射伏に形成
されている。
次に第5図について述べるに、WAは[00)ウェーハ
であり、図中矢印Xが<011>方向、矢印Yが〈01
1ン方向である。まL第5図において、黒色で塗った領
域は他よりも欠陥密度の大きいことを示し、その領域は
90°毎に出現する。
であり、図中矢印Xが<011>方向、矢印Yが〈01
1ン方向である。まL第5図において、黒色で塗った領
域は他よりも欠陥密度の大きいことを示し、その領域は
90°毎に出現する。
前記領域はP 層から深さ方向に欠陥が拡がりやすく、
観察される欠陥はNベースを貫通している。
観察される欠陥はNベースを貫通している。
また前記領域ではチャネルCHの長さ方向が〈011)
、(011,>のいずれか一方と平行または略平行であ
る。このように全円で放射伏にチャネルCHを形成した
場合、90°毎に欠陥が拡がりやすい領域があるのは(
100)面特有の現象で、これらは避けることができな
い。
、(011,>のいずれか一方と平行または略平行であ
る。このように全円で放射伏にチャネルCHを形成した
場合、90°毎に欠陥が拡がりやすい領域があるのは(
100)面特有の現象で、これらは避けることができな
い。
前記のように欠陥がNベース中に拡がりやすいこれらの
領域ではNベース中の少数キャリアのライフタイムも短
く、結果として、他の領域に比較してオン電圧が大きい
などの特性異常を示す。特にGTOにおいては可制御電
流増大の観点などから素子内特性分布に高度の均−註が
要求されるため、上述のような現象は素子wai改善す
る重大な障讐になっている。
領域ではNベース中の少数キャリアのライフタイムも短
く、結果として、他の領域に比較してオン電圧が大きい
などの特性異常を示す。特にGTOにおいては可制御電
流増大の観点などから素子内特性分布に高度の均−註が
要求されるため、上述のような現象は素子wai改善す
る重大な障讐になっている。
この発明は上記の事情に鑑みてなされたもので、Nベー
ス中の結晶欠陥分布を考慮し、その欠陥によって素子特
性に与える影曽が最小になるチャネ ・ルを形成した半
導体装置を提供することを目的とする。
ス中の結晶欠陥分布を考慮し、その欠陥によって素子特
性に与える影曽が最小になるチャネ ・ルを形成した半
導体装置を提供することを目的とする。
この発明は上記の目的を達成するために、チャネルの長
さ方向6(ioo)面上の(100)方向と平行または
略平行に形成した構成にある。
さ方向6(ioo)面上の(100)方向と平行または
略平行に形成した構成にある。
以下図面を参照してこの発明の一実雄側金説明するに、
第4図から第6図に示した部分と同一部分には同一符号
を付して示す。
第4図から第6図に示した部分と同一部分には同一符号
を付して示す。
第1図はチャネルCHの長さ方向を(100)面上の(
100)方向と平行まfC,は略平行となるように形成
した1方向チャネル構成図である。この1方向チヤネル
溝成は言い換えれば<i i o>方向から45°程度
ずらした方向に全チャネルを揃えて形成することと同じ
である。
100)方向と平行まfC,は略平行となるように形成
した1方向チャネル構成図である。この1方向チヤネル
溝成は言い換えれば<i i o>方向から45°程度
ずらした方向に全チャネルを揃えて形成することと同じ
である。
この第1図のよう[1万回に全チャネル(〈100〉方
向)全平行に形成した半導体装置と従来技術に述べたよ
うな手段でチャネル(<110)方向)を形成した半導
体装置とに電圧を印加したときのオン電圧のばらつきの
実験を示す。この実験では互いに平行な5本のチャネル
を持っGTO素子を用いて行った。なお、実験個数(サ
ンプル数)は各々10個使用した。実験を第2図に示す
。
向)全平行に形成した半導体装置と従来技術に述べたよ
うな手段でチャネル(<110)方向)を形成した半導
体装置とに電圧を印加したときのオン電圧のばらつきの
実験を示す。この実験では互いに平行な5本のチャネル
を持っGTO素子を用いて行った。なお、実験個数(サ
ンプル数)は各々10個使用した。実験を第2図に示す
。
第2図において、線分Aと線分Bとで囲まれる範囲がこ
の発明によるもので、線分Aと線分Cとで囲まれる範囲
が従来技術によるオン電圧のばらつきを示す。この第2
図から明らかのようにこの発明によるものは従来技術に
よるものに比較して素子間オン電1圧ばらつきが約1/
3に減少する。
の発明によるもので、線分Aと線分Cとで囲まれる範囲
が従来技術によるオン電圧のばらつきを示す。この第2
図から明らかのようにこの発明によるものは従来技術に
よるものに比較して素子間オン電1圧ばらつきが約1/
3に減少する。
第3図はこの発明の他の実施例を示すもので、この第3
図の実施例にチャネル全2方向に組み合せて形成したも
のである。このように形成することは特にGTOにおい
てゲート引き出し抵抗の面内バランスを重視するのに好
適である。この第3図のようにチャネルを2方向に形成
した大容量GTO素子と従来技術で述べた放射状チャネ
ルによるGTO素子との特性について実験した結果、こ
の発明による素子間オン電圧のばらつきは前記実施例と
同様に囲域されかつ可制御電流も約2開本増大するなど
の効果がある。
図の実施例にチャネル全2方向に組み合せて形成したも
のである。このように形成することは特にGTOにおい
てゲート引き出し抵抗の面内バランスを重視するのに好
適である。この第3図のようにチャネルを2方向に形成
した大容量GTO素子と従来技術で述べた放射状チャネ
ルによるGTO素子との特性について実験した結果、こ
の発明による素子間オン電圧のばらつきは前記実施例と
同様に囲域されかつ可制御電流も約2開本増大するなど
の効果がある。
なお、上記実施例では埋め込みグー)GTO素子につい
て述べて来たが、(100)面を用いる他の半導体装置
にも適用することができる。
て述べて来たが、(100)面を用いる他の半導体装置
にも適用することができる。
以上述べたように、この発明によれば、チャネルの長手
方向’t(100)面上の(100:>方向と平行ま+
h略平行に形成したので、半導体素子間オン電圧のばら
つきを大幅に低減することができ、しかも可制御1!流
も増大させることができる利点がある。
方向’t(100)面上の(100:>方向と平行ま+
h略平行に形成したので、半導体素子間オン電圧のばら
つきを大幅に低減することができ、しかも可制御1!流
も増大させることができる利点がある。
第1図はこの発明の一実施例を示す構成説明図、第2図
にGTO素子のオン電圧ばらつき範囲の実験結果の4!
性図、第3図はこの発明の他の実施例を示す構成説明図
、第4図は埋め込みグー)GToの断面図、第5図ばG
TOのアノード側からの欠陥分布を観察したときの説明
図、第6図は埋め込みゲートの形状を示す構成説明図で
ある。 OH・・・チャネル、P 層・・・高濃度拡散層。 手続補正書(自発) 昭和69年特許願第109168号 2、発明の名称 半導体装置 3、補正をする者 事件との関係 出願人 (610)株式会社 明 電 舎 4、代理人〒104 東京都中央区明石町1番29−) 液済会ピル明細書の
発明の詳細な説明の欄。 6、補正の内容 (1) 明細書第4頁第10行目に記載のr(100)
Jをr(100)Jと補正する。 (2)同書同頁第11行目に記載のr<011>Jをr
(011)J と補正する。 (3) 同書同頁第12行目に記載のr<011>Jを
r(011)Jと補正する。 (4) 同書同頁第18行目に記載の「黒色で塗った」
を「斜線を施し念」と補正する。 (5)同書第5頁第2行目から第8行目に記載の[(o
11>、 <011>Jを「(011)、(011)
Jと補正する。 (6) 同書同頁第6行目に記載のr(100)Je「
(100)J と補正する。 以 上
にGTO素子のオン電圧ばらつき範囲の実験結果の4!
性図、第3図はこの発明の他の実施例を示す構成説明図
、第4図は埋め込みグー)GToの断面図、第5図ばG
TOのアノード側からの欠陥分布を観察したときの説明
図、第6図は埋め込みゲートの形状を示す構成説明図で
ある。 OH・・・チャネル、P 層・・・高濃度拡散層。 手続補正書(自発) 昭和69年特許願第109168号 2、発明の名称 半導体装置 3、補正をする者 事件との関係 出願人 (610)株式会社 明 電 舎 4、代理人〒104 東京都中央区明石町1番29−) 液済会ピル明細書の
発明の詳細な説明の欄。 6、補正の内容 (1) 明細書第4頁第10行目に記載のr(100)
Jをr(100)Jと補正する。 (2)同書同頁第11行目に記載のr<011>Jをr
(011)J と補正する。 (3) 同書同頁第12行目に記載のr<011>Jを
r(011)Jと補正する。 (4) 同書同頁第18行目に記載の「黒色で塗った」
を「斜線を施し念」と補正する。 (5)同書第5頁第2行目から第8行目に記載の[(o
11>、 <011>Jを「(011)、(011)
Jと補正する。 (6) 同書同頁第6行目に記載のr(100)Je「
(100)J と補正する。 以 上
Claims (1)
- (1)(100)面のウニーノ・を用いる半導体装置に
おいて、チャネルの長さ方向?(100)面上の<i
o o>方向と平行まeh略平行に形成したことを特徴
とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109163A JPS60253268A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置 |
| EP85105953A EP0174438B1 (en) | 1984-05-29 | 1985-05-14 | Semiconductor switching device with reduced defect density |
| DE8585105953T DE3572567D1 (en) | 1984-05-29 | 1985-05-14 | Semiconductor switching device with reduced defect density |
| US06/735,125 US4667215A (en) | 1984-05-29 | 1985-05-17 | Semiconductor device |
| KR8503668A KR930009808B1 (en) | 1984-05-29 | 1985-05-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109163A JPS60253268A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60253268A true JPS60253268A (ja) | 1985-12-13 |
Family
ID=14503241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109163A Pending JPS60253268A (ja) | 1984-05-29 | 1984-05-29 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4667215A (ja) |
| EP (1) | EP0174438B1 (ja) |
| JP (1) | JPS60253268A (ja) |
| KR (1) | KR930009808B1 (ja) |
| DE (1) | DE3572567D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067592B2 (ja) * | 1986-07-14 | 1994-01-26 | 株式会社日立製作所 | ゲ−トタ−ンオフサイリスタ |
| US6383871B1 (en) * | 1999-08-31 | 2002-05-07 | Micron Technology, Inc. | Method of forming multiple oxide thicknesses for merged memory and logic applications |
| US6245615B1 (en) * | 1999-08-31 | 2001-06-12 | Micron Technology, Inc. | Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660061A (en) * | 1979-10-19 | 1981-05-23 | Nec Corp | Semiconductor device |
| JPS5749267A (en) * | 1980-09-08 | 1982-03-23 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5784176A (en) * | 1980-11-14 | 1982-05-26 | Hitachi Ltd | Mos semiconductor device |
| JPS59109164A (ja) * | 1982-08-11 | 1984-06-23 | テイエムシイアイ インコーポレイテッド | 高充「てん」力を有するたばこ製品およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD74592A (ja) * | ||||
| JPS4813572B1 (ja) * | 1969-12-01 | 1973-04-27 | ||
| NL171309C (nl) * | 1970-03-02 | 1983-03-01 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium. |
| DE2422748C3 (de) * | 1974-05-10 | 1978-10-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Thyristor |
| US4171995A (en) * | 1975-10-20 | 1979-10-23 | Semiconductor Research Foundation | Epitaxial deposition process for producing an electrostatic induction type thyristor |
| US3998674A (en) * | 1975-11-24 | 1976-12-21 | International Business Machines Corporation | Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching |
| GB2000640A (en) * | 1977-06-29 | 1979-01-10 | Tokyo Shibaura Electric Co | Semiconductor device |
| JPS607394B2 (ja) * | 1978-08-18 | 1985-02-23 | 株式会社明電舎 | 半導体制御素子 |
-
1984
- 1984-05-29 JP JP59109163A patent/JPS60253268A/ja active Pending
-
1985
- 1985-05-14 EP EP85105953A patent/EP0174438B1/en not_active Expired
- 1985-05-14 DE DE8585105953T patent/DE3572567D1/de not_active Expired
- 1985-05-17 US US06/735,125 patent/US4667215A/en not_active Expired - Fee Related
- 1985-05-28 KR KR8503668A patent/KR930009808B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660061A (en) * | 1979-10-19 | 1981-05-23 | Nec Corp | Semiconductor device |
| JPS5749267A (en) * | 1980-09-08 | 1982-03-23 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5784176A (en) * | 1980-11-14 | 1982-05-26 | Hitachi Ltd | Mos semiconductor device |
| JPS59109164A (ja) * | 1982-08-11 | 1984-06-23 | テイエムシイアイ インコーポレイテッド | 高充「てん」力を有するたばこ製品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0174438B1 (en) | 1989-08-23 |
| KR850008760A (ko) | 1985-12-21 |
| EP0174438A1 (en) | 1986-03-19 |
| KR930009808B1 (en) | 1993-10-11 |
| US4667215A (en) | 1987-05-19 |
| DE3572567D1 (en) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142662B2 (en) | Field effect transistor devices with low source resistance | |
| JP5732253B2 (ja) | 絶縁ゲートバイポーラ導電トランジスタ(ibct)および関連する製作方法 | |
| US6037632A (en) | Semiconductor device | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5976466A (ja) | プレ−ナ形半導体装置 | |
| JP7611944B2 (ja) | ハイブリッド・ゲート構造を有するパワー・デバイス | |
| US20120280252A1 (en) | Field Effect Transistor Devices with Low Source Resistance | |
| JPH02110975A (ja) | 半導体装置の製造方法 | |
| US5291040A (en) | Deactivatable thyristor with turn-off current path | |
| JPH09260637A (ja) | 絶縁ゲート型サイリスタ | |
| WO1999048153A1 (en) | Silicon carbide semiconductor switching device | |
| JPS6182477A (ja) | 導電変調型mosfet | |
| JPH03196546A (ja) | 化合物半導体集積回路装置 | |
| JPS60253268A (ja) | 半導体装置 | |
| US4651188A (en) | Semiconductor device with specifically oriented control layer | |
| JPH08167715A (ja) | 高耐圧半導体装置 | |
| US3270258A (en) | Field effect transistor | |
| GB2084397A (en) | Semiconductor integrated circuit | |
| US4258377A (en) | Lateral field controlled thyristor | |
| JP3302288B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0191462A (ja) | 半導体スイッチング素子 | |
| JP2576173B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH0136711B2 (ja) | ||
| JPH04162777A (ja) | 双方向電圧阻止型半導体装置 |