JPS60254751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60254751A JPS60254751A JP59111815A JP11181584A JPS60254751A JP S60254751 A JPS60254751 A JP S60254751A JP 59111815 A JP59111815 A JP 59111815A JP 11181584 A JP11181584 A JP 11181584A JP S60254751 A JPS60254751 A JP S60254751A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- thickness
- poly
- oxidized
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法であって、ポリシリコン
の酸化・速度が不純物濃度に影響されることに基づいて
、ポリシリコン配線後の１！！Ｉへをなくし、平坦化で
きる半導体装置の製造方法に関するものである。
の酸化・速度が不純物濃度に影響されることに基づいて
、ポリシリコン配線後の１！！Ｉへをなくし、平坦化で
きる半導体装置の製造方法に関するものである。
従来のポリシリコンによる配線を第２図に示しており、
シリコン基板１上に薄いＳｉｎ、膜２を形成した後、配
線層となるポリシリコン層３を形成し、ポリシリコン配
線形成部分にホトレジスト４を形成する（図（α））。
シリコン基板１上に薄いＳｉｎ、膜２を形成した後、配
線層となるポリシリコン層３を形成し、ポリシリコン配
線形成部分にホトレジスト４を形成する（図（α））。
次にホトレジスト４を中スフとしてポリシリコン層３を
エツチングしく図（ｂ））、次に、ホトレジスト４を除
去後、熱酸化を行い、基板１の表面及びポリシリコン３
の表面に酸化膜５．６を形成する。このとき、ポリシリ
コン３は図示の３′の部分が残る（図（Ｃ））。このよ
うにして得られた基板表面には、ポリシリコン配線形成
（３′の部分）に伴う凹凸が生じているから、図Ｃｄ）
において、Ａｔ等の配線７に一形成した時、段差部８で
、断線するという欠点がある。
エツチングしく図（ｂ））、次に、ホトレジスト４を除
去後、熱酸化を行い、基板１の表面及びポリシリコン３
の表面に酸化膜５．６を形成する。このとき、ポリシリ
コン３は図示の３′の部分が残る（図（Ｃ））。このよ
うにして得られた基板表面には、ポリシリコン配線形成
（３′の部分）に伴う凹凸が生じているから、図Ｃｄ）
において、Ａｔ等の配線７に一形成した時、段差部８で
、断線するという欠点がある。
本発明はポリシリコン配線後の凹凸をなくし、平坦化が
できる半導体装置の製造方法を提供しょうとするもので
ある。
できる半導体装置の製造方法を提供しょうとするもので
ある。
本発明（；おいては、基板上Ｃニボリシリコン層を形成
し、このポリシリコン層に所定パターンの膜厚の厚い部
分と薄い部分とを形成し、該薄い部分に選択的に不純物
をドープし、その後ポリシリコン層を酸化せしめ、ポリ
シリコンの酸化速度が不純物濃度に影響されることを利
用して、膜厚の薄い部分を酸化物に変えるとともに、膜
厚の厚い部分はポリシリコンの部分が残るように酸化し
、酸化後Ｃ二おける基板表面を平坦化する。
し、このポリシリコン層に所定パターンの膜厚の厚い部
分と薄い部分とを形成し、該薄い部分に選択的に不純物
をドープし、その後ポリシリコン層を酸化せしめ、ポリ
シリコンの酸化速度が不純物濃度に影響されることを利
用して、膜厚の薄い部分を酸化物に変えるとともに、膜
厚の厚い部分はポリシリコンの部分が残るように酸化し
、酸化後Ｃ二おける基板表面を平坦化する。
ポリシリコンを部分的に不純物でドープし、不純物濃度
に差ができると、不純物濃度の高い部分の方が酸化速度
が大きくなる。したがって、上記パターン以外の部分が
全て酸化されても、パターン部分にはポリシリコン層が
残る。ポリシリコンは酸化されると酸化膜厚は２倍にな
るので、これを考慮して設計すれば、酸化後の基板表面
を平坦化することができる。
に差ができると、不純物濃度の高い部分の方が酸化速度
が大きくなる。したがって、上記パターン以外の部分が
全て酸化されても、パターン部分にはポリシリコン層が
残る。ポリシリコンは酸化されると酸化膜厚は２倍にな
るので、これを考慮して設計すれば、酸化後の基板表面
を平坦化することができる。
第１図（一実施例な示しており、図（α）のように、ま
ず基板１１の全面にポリ５ｉ１３（厚さｔ）をつ（九レ
ジスト１４で必要なパターンを形成する。なお、１２は
下地の酸化膜である。そして、次（二図（Ａ）で、ポリ
５ｉ１５．を全厚の１／３程度エツチングする。さらに
、図（Ｏ）でレジスト１４をそのままマスクにして、不
純物（例えばリン）をイオン注入等でドープする。こう
すると、ポリＳｉ １３のパターンを必要とする部分に
はドープされず、他の部分にだけドープされ、不純物濃
度に差ができる。ドープする量としては、ドープされる
部分の濃度がピーク値で１Ｑ ａｍ 程度になるよう（
＝する。イオン注入のドーズ量としては１０１１１ｉ〜
１０１６ＣｒｒＬ−２程度になる。
ず基板１１の全面にポリ５ｉ１３（厚さｔ）をつ（九レ
ジスト１４で必要なパターンを形成する。なお、１２は
下地の酸化膜である。そして、次（二図（Ａ）で、ポリ
５ｉ１５．を全厚の１／３程度エツチングする。さらに
、図（Ｏ）でレジスト１４をそのままマスクにして、不
純物（例えばリン）をイオン注入等でドープする。こう
すると、ポリＳｉ １３のパターンを必要とする部分に
はドープされず、他の部分にだけドープされ、不純物濃
度に差ができる。ドープする量としては、ドープされる
部分の濃度がピーク値で１Ｑ ａｍ 程度になるよう（
＝する。イオン注入のドーズ量としては１０１１１ｉ〜
１０１６ＣｒｒＬ−２程度になる。
次に酸化をしてやると、不純物濃度の高い部分の方が約
２倍酸化速度が大きいので、パターン以外の部分が全て
酸化されても、パターン部分にはポリＳ番層１６′が残
る（図（ｄ））。酸化は、例えば１０００℃位の熱酸化
である。ボ９Ｓｉは酸化されると酸化膜厚は２倍になる
ので、厚さ２／３ｔのポリ１ｓｉ１ｓが酸化される部分
での酸化膜１５は４／３ｔ（ポリＳｉの下地の酸化膜１
２は考えない）、一方この時、パターン部分で厚さ１ｔ
だけポリＳｉが酸化され、酸この後、図（−）のごとく
、従来と同じくコンタクト穴１８を形成し、Ａｔ配線１
７のパターニングを行う。本実施例によれば、Ａｔパタ
ーンの断線は完全に防止できる。
２倍酸化速度が大きいので、パターン以外の部分が全て
酸化されても、パターン部分にはポリＳ番層１６′が残
る（図（ｄ））。酸化は、例えば１０００℃位の熱酸化
である。ボ９Ｓｉは酸化されると酸化膜厚は２倍になる
ので、厚さ２／３ｔのポリ１ｓｉ１ｓが酸化される部分
での酸化膜１５は４／３ｔ（ポリＳｉの下地の酸化膜１
２は考えない）、一方この時、パターン部分で厚さ１ｔ
だけポリＳｉが酸化され、酸この後、図（−）のごとく
、従来と同じくコンタクト穴１８を形成し、Ａｔ配線１
７のパターニングを行う。本実施例によれば、Ａｔパタ
ーンの断線は完全に防止できる。
以上、本発明について一実施例を示したが、本発明はポ
リシリコンを用いる集積回路製造に広く適用できる。
リシリコンを用いる集積回路製造に広く適用できる。
本発明によれば、ポリシリコンの酸化速度が不純物濃度
の増加と共に大きくなることを利用し、ポリシリコンの
パターン形成後の凹凸をなくすことができ、アルミパタ
ーン形成時の断線を防ぐことができる利点がある。
の増加と共に大きくなることを利用し、ポリシリコンの
パターン形成後の凹凸をなくすことができ、アルミパタ
ーン形成時の断線を防ぐことができる利点がある。
第１図は本発明の半導体装置の製造方法の一実施例の工
程図、 第２図は従来の半導体装置の製造方法の工程図。 （主なる符号） １１・・・基板 １２・・・下地の酸化膜 １３・・・ポリＳ寥 １４・・・レジスト １５・・・酸化膜 １７・・・Ａｔ配線 １８・・・コンタクト穴 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外１名）第１図 第２図
程図、 第２図は従来の半導体装置の製造方法の工程図。 （主なる符号） １１・・・基板 １２・・・下地の酸化膜 １３・・・ポリＳ寥 １４・・・レジスト １５・・・酸化膜 １７・・・Ａｔ配線 １８・・・コンタクト穴 特許出願人 富士通株式会社 代理人 弁理士 玉蟲久五部（外１名）第１図 第２図
Claims (1)
- 基板上（ニポリシリコン層を形成し、該ポリシリコン層
に所定パターンの膜厚の厚い部分と薄い部分とを形成し
、該薄い部分に選択的に不純物をドープし、その後ポリ
シリコン層を酸化せしめ、ポリシリコンの酸化速度が不
純物濃度に影響されることを利用して、膜厚の薄い部分
を酸化物に変えるととも（＝、膜厚の厚い部分はポリシ
リコンの部分が残るように酸化し、酸化後における基板
表面を平坦化することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111815A JPS60254751A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111815A JPS60254751A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254751A true JPS60254751A (ja) | 1985-12-16 |
Family
ID=14570848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111815A Pending JPS60254751A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299050A (ja) * | 1986-06-18 | 1987-12-26 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1984
- 1984-05-31 JP JP59111815A patent/JPS60254751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299050A (ja) * | 1986-06-18 | 1987-12-26 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS60254751A (ja) | 半導体装置の製造方法 | |
| JPS5951153B2 (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH0260167A (ja) | 半導体装置 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH01137673A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS6156437A (ja) | 半導体装置の製造方法 | |
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS61154169A (ja) | 半導体装置の製造方法 | |
| JPS6316655A (ja) | 半導体装置の製造方法 | |
| JPS60111470A (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPH0353533A (ja) | 半導体装置の製造方法 | |
| JPH08181081A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPH01194321A (ja) | 半導体装置の製造方法 | |
| JPH0437064A (ja) | 半導体装置の製造方法 | |
| JPH0247838A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61198662A (ja) | 半導体装置の製造方法 | |
| JPH04103121A (ja) | 半導体装置の製造方法 | |
| JPH02215152A (ja) | 半導体装置の製造方法 | |
| JPH02117132A (ja) | 半導体装置の製造方法 | |
| JPS636859A (ja) | 半導体装置の製造方法 |