JPS60256290A - パタ−ン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、パターン検査装置、特に、光電変換スキャナ
で走査して得られた検査対象物のパターン形成状態を検
査するパターン検査装置に関する。

〔従来技術〕

従来のパターン検査装置は、検査対象物に形成されたパ
ターンが複数個の直線より構成されている場合に、各構
成要素である直線の直線性を検査してパターン形成状態
の良否を判定するために、光電変換スキャンで走査して
得られた検査対象物の入力画像よりパターンエッヂ位置
を検出し、そのパターンエッヂ位置をベクトルスキャン
により順次トレースしてゆき、その位置座標の接続関係
によりパターンエッチの接続方向を計算し、直線性を検
査する方法が用いられていた。この場合、ベクトルスキ
ャンによりパターンエッヂ位置を順次トレースして接続
方向を計算するために、前のパターンエッチ位置の座標
を絖み出して、現在読み出したパターンエッチ位置座標
との関係よりめているので、検査のための処理速度が遅
いという欠点がめった。

〔発明の目的〕

本発明の目的は慣責のための処理速就を向上できるパタ
ーン検査装置を提供することにある。

すなわち、本発明の目的は、前述のベクトルスキャンを
用いていた従来のパターン検査装置での欠点であった処
理時間の短縮を計るために、ラスクスキャンによるパタ
ーン検査装置を提供することである。

すなわち、本発明の目的は、検査対象物のパターンが複
数個の直線より構成されている場合に、各構成要素であ
る直線の＋Ｎｌｌ１ｉ性を検査して、パターン形成状態
の良否を判定するために、光電変換スキャナで走査して
得られる検査対象物の人力画像より、ラスクスキャンに
よりパターンエッチ位置全順次検出し、さらに、この各
パターンエッヂ位置における法線方向値を、ラスクスキ
ャンによりあらかじめ算出してメモリに記憶させ、次に
この値を逐次読み出して、その変化量よりパターンの直
線性を検査するパターン検査装置を提供することにおる
。

すなわち本発明の目的は処理速度の速いパターン検査装
置を提供することにある。

〔発明の構成〕

本発明のパターン検査装置は、検査対象物全光電変換ス
キャナで走査して読み出したパターンを１０“、１１１
の２値化画像に変換する２値化回路と、前記２値化画像
をラスクスキャンにより走査してＩＯｌから１１１へ、
あるいはｌｌ″からＭＱｕへ変化する位置をパターンエ
ッヂ位置として順次検出するエッヂ検出回路と、検出し
た前記パターンエッヂ位置を中心として（２Ｎ＋１）Ｘ
（２Ｎ＋１）画素の２値の状態を同時に出力する画像切
り出し回路と、前記画像切シ出し回路の出力のうち前記
パターンエッヂ位置を中心として半径Ｎの円周上の２値
状態を同時に出力する円走査回路と、この走査した円の
円周上の２値状態をあらかじめ決められた位置より順次
スキャンしてゆき、１０１から１１１に変化する位置と
、１１′から１０１に変化する位置の２箇所をそれぞれ
検出するカウンタ回路と、これら２箇所のカウント値よ
シ平均値を算出し、これを検出された前記パターンエッ
チ位置での法線方向の値とする法線検出回路と、前記法
線方向値をラスクスキャンのスキャン位置に同期して記
憶させるためのメモリ回路と、記憶された前記法線方向
値を記憶されてい一５＝ る位置の接続関係にもとづいて順次トレースして読み出
す続出回路と、順次読み出された前記法線方向値の変化
量を逐次求めて検査対象物の直線性の検査を行なう検査
回路とを含んで構成される。

〔実施例の説明〕

次に、本発明の実施例について、図面金診照して詳細に
説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図に示すパターン検査装置において、光電変換スキ
ャナ１００を走査して絖み出された検査対象物の入力画
像１０１は、２値化回路１０２で２値化画像１０３に変
換される。この２値化画像に対して、エッヂ検出回路１
０４により、パターンエッヂ位置が検出され、パターン
エッヂ信号１０５が出力さ扛る。また、２値化画像１０
３は、画像切り出し回路１０６に入力さｎ、（２Ｎ＋１
）ｘ（２Ｎ＋１）画素１０７が切り出され、円走査回路
１０８で円周上の画素１０９のみが取９出される。この
円周上の画素１０９の２値状態を、あ６− らかしめ決められた位置よシ順次スキャンしてゆき、′
０１から１１１に変化する位置および１１１から０１に
変化する位置の２箇所がカウンタ回路１１０によりめら
れ、カウント値１１１として出力される。この２箇所の
カウント値より法線検出回路１１２によシ平均値がめら
れ、法線方向値１１３として出力される。この法線方向
値１１３は、メモリ回路１１４にラスクスキャンのスΦ
ヤン位置に同期して記憶される。次に、この記憶された
法線方向値１１５は、読出（ロ）路１１６により順次読
み出さｎｌその記憶されている位置関係にもとついて順
次トレースされる。この順次読み出された法線方向値１
１７は、倹食回路１１８に加えられ、変化量を算出して
基準値との比較が行なわれて、検査対象物の＋１ｍ性の
検査が行なわれ、判定信号１１９が出力される。

第２図は第１図に下す画像切り出し回路１０６の一例を
示す構成図で必る。

第２図に示す画像切り出し回路は、ラスクスキャンによ
り走査して読み出された入力２値化画像から（２Ｎ＋ｌ
　）Ｘ　（２Ｎ＋１　）画素の２値の状態を同時に出力
する。すなわち、ラスクスキャンによシ走査して読み出
された２値化画像は、遅延回路１に入力される。遅延回
路１の出力は遅延回路２へ入力きれ、遅延回路２の出力
は、遅延回路３へ入力される。この遅延回路を（２Ｎ＋
１）個用意し、Ｍ番目（Ｍ＝１〜２Ｎ）の遅延回路Ｍの
出力は、Ｍ＋１番目（Ｍ＝１〜２Ｎ）の遅延回路（Ｍ＋
１）の入力信号として加えられる。また、同時に、これ
ら遅延回路の出力は、（２Ｎ＋１）Ｂｉｔ長のシフトレ
ジスタの入力信号として加えられ、シリアルに入力され
た２（ｌｌ！化画像画像ラレルに出力される。すなわち
、第２図に示きれるような画像切シ出し回ｗ１１０６の
回路構成を用いることにより、ラスクスキャンにより読
み出された２値化画像から、シフトレジスタのパラレル
出力４子より（２Ｎ＋１　）ｘ（２Ｎ＋１　）画素の画
像が出力される。

第３図は第１図に示すエッヂ検出回路１０４の一例を示
す構成図である。

第３図に示すエッチ検出回路は、入力された２値化画偉
をラスクスキャンによシ走査して、１０１からＩｌｌへ
あるいは１１１からＩＱＩへ変化する位置をパターンエ
ッヂ位置として順次検出する。

すなわち、前述した画像切シ出し回路よ多出力される（
　２Ｎ＋１　）Ｘ　（２Ｎ＋１　）画素のうち、ＢＮｌ
＊　ＣＮ＋　ＦＮｌの信号が端子２０，２１．２２にそ
れぞれ印加され、ゲート素子より１０＃から１１−へ変
化するパターンエッヂ位置および“１１から“Ｏｍへ変
化するパターンエッヂ位置が検出され、出力端子２４に
パターンエッチ信号として出力される。

第４図は第１図に示す円走査回路の動作を説明する説明
図である。すなわち、画像切り出し回路の出力のうち、
パターンエッチ位置を中心として、半径（Ｎ＝６の場合
）の円周上の２値状態を同時に出力する円走査回路を説
明するだめの図である。

前述の画像切シ出し回路１０６から出力される（２Ｎ＋
１）Ｘ（２Ｎ＋１）画素より、第４図で示される円周上
の画素のみを取り出すことによシ、−９＝ 等測的に入力された２値化画像に対して円走査を施すこ
とになる。

第５図は第１図に示すカウンタ回路１１０の一例を示す
構成図である。

第５図に不すカウンタ回路は、前述の走査した円の円周
上の２値状態を、あらかじめ決められた位置よシ順次ス
キャンしてゆ＠、’ｏ’から１１１に変化する位置と、
′１１からＩＱＩに変化する位置の２箇所をそれぞれ検
出する。前述した、エッチ検出回路１０４で検出したパ
ターンエッヂ位置で、円走査回路１０８よ多出力される
円周上の２値状態は、シフトレジスタ４２のパラレル入
力端子４０に入力さ扛、シフトクロック４１でＩＢｉｔ
と、シリアルデータ４５は、ゲート素子４４によシ、′
１１から１０１に変化する信号４７とＩＱＩからＩＩＭ
へ変化する信号４８が出力される。また、シフトクロッ
ク４１はカウンタ４９に入力でれ、めらかしめ設定され
た位置からの距離がカラ　ｌＯ− ントされ、カウント出力５４として出力される。

このカウント値５４は、ラッチ５０によって、１１１か
ら１０１に変化する信号４７でラッチされ、１１１から
１０＠に変化する位置信号５２が出力される。

また、カウントｆｌｉ５４は、ラッチ５１によって、Ｉ
ＱＩからｌ１１に変化する信号４８でラッチされ、ＩＱ
Ｉからｌ１１に変化する位置信号５３が出力される。す
なわち、カウンタ回路１１０では、このような回路構成
を用いることにより、前述の走査した円の円周上の２値
状態を、あらかじめ決められた位置より順次スキャンし
てゆき、−〇−から１１１Ｋ変化する位置と、１１１か
らＩＱＩＫ変化する位置の２箇所がそれぞれ検出さ扛る
。

第６図は、第１図に示す法線検出回路１１２の一例を示
す構成図である。すなわち、前述のカウンタ回路１１０
によって検出された１０１から１１１に変化する位置信
号およびｌ１１からＩＱＩに変化する位置悟号は、加算
器６２の入力端子６１および６２にそれぞれ入力され、
加算値６３として出力される。この加算１ぼ６３は、シ
フトレジスタ６４によって１Ｂｉｔシフトされ、平均値
を算出し、この値が検出された前記パターンエッヂ位置
での法線方向値６５として出力きれ、メモリに記憶され
る。

第７図は第１図に示す続出回路１１６の動作を説明する
ための説明図である。すなわち、第７図は、メモリに記
憶された法線方向値を、記憶されている位置の接続関係
にもとづいて、順次トレースして読み出す動作を説明す
る説明図である。メモリの内容は、第７図に示されるよ
うな３×３のデータ６６として、前述の画像切り出し回
路１０６と同様の回路構成によシ切り出され、その中心
ａの値が、法線方向値が記憶されている位置にくるまで
走査される。次に、この走査した位置において、周辺の
８個のデータｂｌＣ０ｄ、ｅ、ｆ１ｇ、ｈ。

ｉ全＋１１ｉｔ次スキャンして、これらのうちで法線方
向値が記憶されている位置が、次の３Ｘ３のデータの切
り出しを行なったときの中心位置となるように、メモリ
アドレスを制御してメモリの内容を絖み出す。この処理
をくり返すことによりメモリに記憶された法線方向値を
、記憶さｎている位置の接続関係にもとづいて順次トレ
ースして読み出される。

第８図は第１図に示す検査回路の一例を示す構成図であ
る。

すなわち、第８図に示す検査回路は、駆次絖み出された
法線方向値の変化量を逐次求めて、検査対象物に形成さ
れたパターンのｔｔｓｔ性の検査を行なう。前述の読出
回路１１６によって順次読み出された法線方向値は、入
力端子７０に入力さｎ１ラツチ７１でラッチされて、法
線方向値７３として出力される。次に１法線方向値をト
レースして読み出されたイ直は、ラッチ７２によってラ
ッチされ法線方向値７４として出力される。差分器７５
では、このように交互にラッチされた２つの法線方向値
７３．７４の差がめられ、比較器７７で、あらかじめ設
定した基準値７８と比較され、前記の差がこの基準値よ
り大きい場合に、直膨性よりずれているという判定信号
７９が出力される〇第９図は、第１図に示すパターン検
査装置にお１３− いて、前述の法線方向値を算出する動作を説明するだめ
の説明図である。前述したように、入力２値化画像から
、エッチ検出回路１０４によって、パターンエッヂ位置
８１が検出され、円走査回路１０８によってこの検出し
たパターンエッヂ位置を中心とし九円雑食が施され、円
周８２上の２１１Ｎ状態が出力される。この円周上の２
値状態は、あらかじめ決められた位［８３より順次スキ
ャンさｎ、’ｏ’から１１１に変化する位置８４とＩＩ
Ｉから１０１に変化する位置８４の２箇所がカウンタ回
路１１０によって検出され、これらの２箇所のカウント
値より平均値を算出して、この値が検出された前記パタ
ーンエッヂ位置での法線方向値として、法線検出回路１
１２でめられる。この法線方向値は、数値としてめられ
るが、第９図においては基準点８３からの円周上の距離
として、擬似的にベクトル量８５で図示しである。この
ような処理が、各パターンエッヂ位置で行なわれ、各パ
ターンエッヂ位置での法線方向値がラスクスキャンによ
シ逐次求められる。

　１４− 第１０図は、谷パターンエッヂ位置で算出される法線方
向値より、検査対象物に形成されたパターンの直線性を
検査する動作を説明するための説明図である。第９図と
同様に、第１０図において、各パターンエッヂ位置で算
出された法線方向値は、ベクトル量９１で示さ扛ている
。Ｍ２Ｏ図に示されるように、この法線方向値９１は、
直線性が保たれている場合には同一の値となるが、非直
線部分９２ではその値が変化する。そこで、この法線方
向値の変化量を検出することにより直線性よシはずれる
箇所の検出が可能となる。

〔発明の効果〕

本発明のパターン検査装置ｉｔは、嶺数個の直線よプ構
成されている検査対象物の入力画像のパターンエッヂ位
置における法線方向値をラスクスキャンでめることによ
り、パターンの直線性Ｋｌ−ｆｉ査して、パターン形成
状態の良否を判定しているため、検査のだめの処理時間
を短縮できるという効果がある。

すなわち本発明のパターン検査装置は処理速度を速くで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す画像切り出し回路の一例を示す構成図、第
３図は第１図に示すエッヂ検出回路の一例を示す構成図
、第４図は第１図に示す円走査回路の動作を説明するだ
めの説明図、第５図は第１図に示すカウンタ回路の一例
を示す構成図、第６図は第１図に不す法−検出回路の一
例を示す構成図、第７図は第１図に示す続出回路の動作
を説明するための説明［Ｆ］、第８図は第１図に示す検
査回路の一例を示すための構成図、第９図は第１図に示
す実施例において法線方向に−）Ｈ出する動作を説明す
るだめの説明図、第１０図は第１図に示す実施例におい
て形成されたパターンの直線性を検査する動作を説明す
るための説明図である。 １０・・・・・・端子、１１・・・・・・遅延回路、１
２・・・・・・シフトレジスタ、２０，２１．２２・・
・・・・端子、２３・・・・・・ゲート素子、２４・・
・・・・出力端子、３０・・・・・・（２Ｎ＋１　）Ｘ
　（２Ｎ＋１　）画素、３１・・・・・・円周上画素、
４０・・・・・・パラレル入力端子、４１・・・・・・
シフトクロック、４２・・・・・・シフトレジスタ、４
３・・・・・・フリップフロップ、４４・・・・・・ゲ
ート素子、４５・・・・・・シリアルデータ、４６・・
・・・・フリップフロップ出力、４７・・・・・・信号
、４８・・・・・・信号、４９・・・・・・カウンタ、
５０・・・・・・ラッチ、５１・・・・・・ラッチ、５
２・・・・・・位置信号、５３・・・・・・位置信号、
５４・・・・・・カウント出力、６０・・・・・・入力
端子、６１・・・・・・入力端子、６２・・・・・・加
算器、６３・・・・・・加算値、６４・・・・・・シフ
トレジスタ、６５・・・・・・法線方向値、６６・・・
・・・３×３データ、７０・・・・・・入力端子、７１
・・・・・・ラッチ、７２・・・・・・ラッチ、７３・
・・・・・法線方向値、７４・・・・・・法線方向値、
７５・・・・・・差分器、７６・・・・・・差信号、７
７・・・・・・比較器、７８・・・・・・基準値、７９
・・・・・・判定信号、８０・・・・・・２値化画偉、
８１・・・・・・パターンエッヂ位置、８２・・・・・
・円周、８３・・・・・・基準位置、８４・・・・・・
変化位置、８５・・・・・・ベクトル量、９０・・・・
・・２値化画像、９１・・・・・・ベクトル量、９２・
・・・・・非直線部分、１００・・・・・・光電変換ス
キャナ、１０１・・・・・・入力画像、１７− １０２・・・・・・２値化回路、１０３・・・・・・２
値化画像、１０４・・・・・・エッヂ検出回路、１０５
・・・・・・パターンエッヂ信号、１０６・・・・・・
画像切り出し回路、１０７・・・・・・（２Ｎ＋１　）
Ｘ（２Ｎ＋１　）画素、１０８・・・・・・円走査回路
、１０９・・・・・・円周上画素、１１０・・・・・・
カウンタ回路、１１１・・・・・・カウント値、１１２
・・・・・・法線検出回路、１１３・・・・・・法線方
向値、１１４・・・・・・メモリ回路、１１５・・・・
・・法線方向値、１１６・・・・・・続出回路、１１７
・・・・・・法線方向値、１１８・・・検査回路、１１
９・・・・・・判定信号。 代理人弁理士内　原　晋 一ノパ 　１８− 第３図 ？３ ダ Ｌ−−Ｊ 第５閏 第４図 ５５３−

Claims (1)

【特許請求の範囲】
1. 検査対象物を光電変換スキャナで走査して読み出したパ
   ターンを１０１　、　ｌ　１１の２値化画像に変換する
   ２値化回路と、前記２１１ｆ化画像をラスタスキャンに
   よシ走査して１０１からｌＩＩへめるいは１１′から１
   ０１へ変化する位置をパターンエッヂ位置として順次検
   出するエッヂ検出回路と、検出した前記パターンエッチ
   位置を中心として（２Ｎ＋１　）ｘ（２Ｎ＋１　）画素
   の２値の状態を同時に出力する画像切シ出し回路と、前
   記画像切り出し回路の出力のうち前記パターンエッチ位
   置を中心として半径Ｎの円周上の２値状態を同時に出力
   する円走査回路と、この走査した円の円周上の２値状態
   をめらかじめ決められた位置より順次スキャンしてゆき
   、１０１から１１１に変化する位置と１１１から“Ｏｌ
   に変化する位置の２箇所をそれぞれ検出するカウンタ回
   路と、これら２ｍ所のカウント値よシ平均値を算出して
   これを検出された前記パターンエッヂ位置での法線方向
   値とする法線検出回路と、前記法線方向値ｔラスタスキ
   ャンのスキャン位置に同期して記憶させるだめのメモリ
   回路と、記憶された前記法線方向値を記憶されている位
   置の接続関係にもとづいて順次トレースして読み出す続
   出回路と、順次読み出された前記法線方向値の変化音を
   逐次求めて検査対象物の直線性の検査を行なう検査回路
   とを含むことを特徴とするパターン検査装置。