JPS60257137A - パタ−ン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、パターン検査装置、特に、光電変換スキャナ
で走査して得られた検査対象物のパターンの形成状態を
検査するパターン検査装置に関する。

〔従来技術〕

従来のパターン検査装置では、光電変換スキャナで走査
して得られた検査対象物のパターンよシエッヂ位置を検
出して、これらエッヂ間の距離を測定してパターン幅を
検査する方法が用いられていた０ たとえば第１図に示されるようなプリント基板等のホト
マスクの検査は、同図の距離判定２で示される範囲内に
おいて、エッチ間の距離が設計基準位を満足しているか
どうかの検査が行なわれるだけであシ、通常の設計では
使用しない鋭角コーナー３が存在する場合でも良品と判
定するという欠点があった。

〔発明の目的〕

本発明の目的は、光電変換スキャナで走査して得られる
検査対象物の入力２値化画像より、ラスタスキャンによ
りパターンエツジ位置を順次検出し、検出されたパター
ンエッヂ位置を中心として、（２Ｎ＋１）Ｘ（２Ｎ＋１
）　画素の２値状態を切り出し、これら出力値に前記パ
ターンエッヂ位置を中心とする半径Ｎの円走査して、こ
の円周上の２値状態を取シ出し、この円周上の２値状態
を順次ス午ヤンして、パターン上にある点の個数を計数
して、この値を、前記走査する円よりあらかじめまる円
周値と比較して、パターンコーナーのなす角度を算出す
ることによシ鋭角コーナーかどうかの検出を行ない、鋭
角コーナーの場合には不良信号を出力できるためパター
ン形成の良否判定を容易に達成できるパターン検査装置
を提供することにある。

〔発明の構成〕

本発明のパターン検査装置は、検査対象物を光電変換ス
キャナで走査して読み出したパターンを“０″′、“１
”の２値化画像に変換する２値化回路と、前記２値化画
像をラスタスキャンによ多走査してｕＯ”から”ｔ”へ
あるいはｕ、ｐｐから０”へ変化する位置をパターンエ
ッヂとして順次検出するパターンエッヂ検出回路と、検
出したパターンエッヂ位置を中心として（２Ｎ＋１）Ｘ
（２Ｎ＋１）画素の２値の状態を同時に出力する画像切
り出し回路と、前記画像切シ出し回路の出力のうちパタ
ーンエッヂ位ｔ！ｉを中心として半径Ｎの円周上の２値
状態を同時に出力する円走査回路と、この走査した円周
上の２値状態を順次スキャンして、パターン上にある点
の個数を計数するカウンタ回路と、前記カウンタ回路の
出力と前記走査した円よりあらかじめまる円周値を比較
して、パターンコーナーのなす角度を算出し鋭角コーナ
ーかどうかを検出する角度検出回路とを含んで構成され
る。

〔実施例の説明〕

次に、本発明の実施例について、図面を参照して詳細に
説明する。

第２図は、本発明の一実施例を示すブロック図である。

第２図に示すパターン検査装置は、画像切り出し回路７
６と、パターンエツジ検出回路７４と、円走査回路７８
と、カウンタ回路８０と、角度検出回路８２とを含んで
構成される。

光電変換スキャナ７０を走査して読み出された検査対象
物の入力画像７１は、２値化回路７２で２値化画像７３
に変換される。この２値化画像に対して、パターンエッ
ヂ検出回路７４によシ、パターンエッヂ位置が検出され
パターンエッヂ信号７５が出力される。また、２値化画
ｇ１．７３は、画像切９出し回路７６に入力され、（２
Ｎ＋１）Ｘ（２Ｎ＋１）画素７７が切シ出され、円走査
回路７８で、円周上の画素７９のみが取り出される。こ
の円周上の画素７９のうち、パターン上にある点″″１
”の個数をカウンタ回路８０によってカウントし、カ５
− ラント値８１として出力される。角度検出回路８２は、
カウント値８１と基準値との比較を行ない、鋭角コーナ
ーかどうかの判定信号８３を出力する。

次に、第２図に示すパターン検査装置に含まれるそれぞ
れの回路の動作について、以下に詳細に説明する。

第３図は、第２図に示す画像切シ出し回路７６の一例を
示す構成図で、第３図に示す画像切シ出し回路は、ラス
タスキャンにより走査して読み出された入力２値化画像
から（２Ｎ＋１）Ｘ（２Ｎ＋１）画素の２値の状態を同
時に出力する。

すナワチ、ラスタスキャンによ多走査して読み出された
入力２値化画像は、遅延回路１に入力される。前記遅延
回路ｌの出力は遅延回路２へ入力され、遅延回路２の出
力は、遅延回路３へ入力される。この遅延回路を（２Ｎ
＋Ｌ”）個用意し、Ｍ番目（Ｍ＝ｒ〜２Ｎ）の遅延回路
Ｍの出力は、Ｍ＋１番目（Ｍ＝１〜２Ｎ）の遅延回路（
Ｍ＋ｌ）の入力信号として加えられる。また、同時に、
これら遅延回路の出力は、（２Ｎ−Ｈ）　Ｂｉｔ長のシ
６− フトレジスタの入力信号として加えられ、シリアルに入
力された２値化画像がパラレルに出力される。

すなわち、ラスクスキャンによシ読み出された入力２値
化画像から、シフトレジスタのパラレル出力端子より（
２Ｎ＋１）Ｘ（２Ｎ＋１）画素の画像が出力される。

第４図は、第２図に示すパターンエツジ検出回路７４の
一例を示す構成図で、第４図に示すパターンエツジ検出
回路は、入力２値化画像をラスクスキャンによ多走査し
て、“０”から“ｌ＃へあるいは′１”から′０”へ変
化する位ｔ’ｅパターンエッチとして順次検出する。

前述した画像切り出し回路７６から出力される（２Ｎ＋
１）Ｘ（２Ｎ＋１）画素のうち、ＢＮ、１　、ｃＮｈ　
ＦＮ、１の信号が端子２０，２１，２２にそれぞれ印加
され、ゲート素子によｃ　”ｏ’から′１＃へ変化する
パターンエッヂ位置および′【＃から０”へ変化するパ
ターンエッヂ位置が検出され、出力端子２４にパターン
エッヂ信号として出力される。

第５図は、第１図に示す円走査回路７８の一例を説明す
るための説明図で、画像切シ出し回路７６の出力のうち
、パターンエッチ位置を中心として、半径Ｎ（Ｎ＝６の
場合）の円周上の２値状態を同時に出力される状態を示
している。

前述の画像切シ出し回路７６から出力される（２Ｎ＋１
）Ｘ（２Ｎ＋１）画素にもとづいて、第５図で示される
円周上の画素のみを取シ出すことによシ、等測的に入力
２値化画像に対して円走査を施すことになる。

第６図は、第１図に示すカウンタ回路８０の一例を示す
構成図で、半径Ｎの円周上の２値状態を順次スキャンし
て、パターン上にある点″【＃の個数をカウントするカ
ウンタ回路を説明するための図である。

前述した、パターンエッヂ検出回路７４で検出されたパ
ターンエッチ位置で、円走査回路７８によ多出力される
円周上の２値化画像は、シフトレジスタ４０のパラレル
入力端子４１に入力され、シフトクロック４２でＩＢｉ
ｔずつシリアルにはき出される。この出力信号はカウン
タ４３に入力され、パターン上にある点″″ｔ”の個数
がカウントされ、出力端子４４にカウント値として出力
される。

第７図は、第１図に示す角度検出回路８２の一例を示す
構成図で、第７図に示す角度検出回路は、カウンタ回路
８０の出力と、前述の走査した円よりあらかじめまる円
周値を比較して、パターンコーナーのなす角度を算出し
、鋭角コーナーかどうかを検出する。

前述のカウンタ回路８０の出力値は、コンパレータ５０
の入力端子５１に入力され、前述の走査した円よシあら
かじめまる円周値の１／４の値である基準値５２と比較
され、鋭角コーナーかどうかの判定信号５３が出力され
る。

第８図は、第２図に示すパターン検査装置を用いてパタ
ーン検査を行なう様子を説明するための説明図である。

同図において、入力２値化画像よシ、前述したパターン
エッチ検出回路７４によって、パターン６０のパターン
エッチ位置６１’ｌ−検出し、この検９− 出したパターンエッヂ位を全中心として、半径Ｎの円６
２を、円走査回路７８により走査して、その円周上の画
素のうちパターン上にある画素６３の個数をカウンタ回
路８０でカウントして、基準値と比較することにより鋭
角コーナーかどうかの判定がなされる。

〔発明の効果〕

本発明のパターン検査装置は、検査対象物のパターンの
パターンコーナーのなす角度を検出して、鋭角コーナー
かどうかの判定をすることによりパターン形成の良否を
判定しているため、従来検査されなかったパターンコー
ナーの検査が行なえる。

すなわちプリント基板等のホトマスク検査において、通
常の設計では使用しない鋭角コーナーが存在するかどう
かの検査が行なえるので鋭角コーナーが存在する場合に
不良信号を出力できるため、パターン形成の良否判定が
容易に達成できるという効果がある。

【図面の簡単な説明】

１０− 第り図は従来の検査方法の一例を説明するための説明図
、第２図は本発明の一実施例を示すブロック図、第３図
は第１図に示す画像切り出し回路の一例を示す構成図、
第４図は第１図に示すパターンエッチ検出回路の一例を
示す構成図、第５図は第【図に示す円走査回路の一例を
説明するための説明図、第６図は第１図に示すカウンタ
回路の一例を示す構成図、第７図は第１図に示す角度検
出回路の一例を示す構成図、第８図は第１図に示す実施
例を用いてパターン検査を行なう場合の一例を説明する
ための説明図、である。 ｉ・・・・・・２値化画像、２・・・・・・距離測定、
３・・・・・・鋭角コーナー、４・・・・・・サブスト
レート、１０・・・・・・端子、１１・・・・・・遅延
回路、１２・・・・・・シフトレジスタ、２０・・・・
・・端子％　２１・・・・・・端子、２２・・・・・・
端子、２３・・・・・・ゲート素子、２４・・・・・・
出力端子、３０・・・・・・（２Ｎ＋Ｌ）Ｘ（２Ｎ＋１
）画素、３１・・・・・・円周上側ｉ、４０・・・・・
・シフトレジスタ、４１・・・・・・パラレル入力端子
、４２・・・・・・シフトクロック、４３・・・・・・
カウンタ、４４・・・・・・出力端子、４５・・・・・
・端子、５０・・・・・・コンパレータ、５」・・・・
・・入力端子、５２・川・・基準値、５３・・・・・・
判定信号、６ｏ・旧・・パターン、６１・・・・・・パ
ターンエッヂ位置、６２・・団・円、６３・・・・・・
パターン上画素、７０・・団・光電変換スキャナ、７１
・・・・・・入力画像、７２・・・・・・２値化回路、
７３・・・・・・２値化画像、７４・・・・・・パター
ンエッチ検出回路、７５・・・・・・パターンエッヂ信
号、７６・・団・画像切り出し回路、７７・・・・・・
（２Ｎ＋１）Ｘ（２Ｎ＋１）画素信号、７８・・・・・
・円走査回路、７９・・・・・・円周上画素、８０・・
・・・・カウンタ回路、Ｓ　１−−−−・・カウント値
、８２・・・・・・角度検出回路、８３・・・・・・判
定信号。 代理人　弁理士　内　原　薔　゛、 −、パ 第４図 ？づ ヒー　Ｊ 第５閏 第６閏 １７８

Claims (1)

【特許請求の範囲】
1. 検査対象物を光電変換スキャナで走査して読み出したパ
   ターンを７０”、′ｌ”の２値化画像に変換する２値化
   回路と、前記２値化画像をラスクスキャンにより走査し
   て、“０”からＩｌ″へあるいは”ｔ”から１０＃へ変
   化する位置をパターンエッヂとして順次検出するパター
   ンエッチ検出回路と、検出したパターンエッヂ位置を中
   心として（２Ｎ＋Ｌ）Ｘ（２Ｎ＋１）画素の２値の状態
   を同時に出力する画像切り出し回路と、前記画像切シ出
   し回路の出力のうち、パターンエッヂ位置を中心として
   半径Ｎの円周上の２値状態を同時に出力する円走査回路
   と、この走査した円周上の２値状態を順次スキャンして
   パターン上にある点の個数で計数するカウンタ回路と、
   前記カウンタ回路の出力と前記走査した円よりあらかじ
   めまる円周値を比較して。