JPS60256842A - 移動図形表示装置 - Google Patents
移動図形表示装置Info
- Publication number
- JPS60256842A JPS60256842A JP59114099A JP11409984A JPS60256842A JP S60256842 A JPS60256842 A JP S60256842A JP 59114099 A JP59114099 A JP 59114099A JP 11409984 A JP11409984 A JP 11409984A JP S60256842 A JPS60256842 A JP S60256842A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- signal
- circuit
- pattern
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ラスクスキャン型のＣＲＴ表示装置における
カーソルなどの移動図形表示装置の改良に関するもので
ある。
カーソルなどの移動図形表示装置の改良に関するもので
ある。
（従来技術）
従来から、この種のカーソル表示装置としてはハードワ
イヤドロシックによるクロスヘヤ形のカーソルを表示す
るものが用いられている。
イヤドロシックによるクロスヘヤ形のカーソルを表示す
るものが用いられている。
しかし、一般に、グラフィック表示装置のカーソルとし
ては、例えば円形パターンとクロスへヤパターンとを組
み合わせたものや正方形パターンとクロスへヤパターン
とを組み合わせたものなど、それぞれの用途に応じた任
意のパターンを用いることが望オしい。
ては、例えば円形パターンとクロスへヤパターンとを組
み合わせたものや正方形パターンとクロスへヤパターン
とを組み合わせたものなど、それぞれの用途に応じた任
意のパターンを用いることが望オしい。
このような任意のパターンのカーソルを表示させる方法
として、例えばグラフィックメモリプレーンを用いるこ
とが考えられるが、カーソル専用に大量のメモリを使用
することになってコスト的に好ましくない。また、カー
ソルを移動させるのにあたっては、カーソルパターンを
消したυ書いたシしなければならず、相当の処理時間が
必要になる。
として、例えばグラフィックメモリプレーンを用いるこ
とが考えられるが、カーソル専用に大量のメモリを使用
することになってコスト的に好ましくない。また、カー
ソルを移動させるのにあたっては、カーソルパターンを
消したυ書いたシしなければならず、相当の処理時間が
必要になる。
（発明の目的）
本発明は、このような点に着目したものであって、その
目的は、任意のパターンの移動図形を表示させたい画面
上の座標データを入力することによって所望の位置に表
示させることができる移動図形表示装置を実現すること
にある。
目的は、任意のパターンの移動図形を表示させたい画面
上の座標データを入力することによって所望の位置に表
示させることができる移動図形表示装置を実現すること
にある。
（発明の概要）
このような目的を達成する本発明は、任意の移動図形パ
ターンデータを格納するメモリ手段と、このメモリ手段
に格納された移動図形パターンデータを複数ビット単位
で読み出す読み出し手段と、この読み出し手段で読み出
された移動図形パターンデータを画像信号に変換する信
号変換手段と、この信号変換手段で変換された画像信号
を１ドツト単位で遅延させる遅延手段とで構成されたこ
とを％徴とする。
ターンデータを格納するメモリ手段と、このメモリ手段
に格納された移動図形パターンデータを複数ビット単位
で読み出す読み出し手段と、この読み出し手段で読み出
された移動図形パターンデータを画像信号に変換する信
号変換手段と、この信号変換手段で変換された画像信号
を１ドツト単位で遅延させる遅延手段とで構成されたこ
とを％徴とする。
（実施例）
以下、図面を用いて本発明の詳細な説明する。
第１図は、本発明の一実施例を示すブロック図１ ログ
ロセッサ２にはデータバスＤＢを介してマルチプレク＋
！ｊ３．Ｘレジスタ４およびＹレジスタ５が接続され、
アドレスバスＡＢ’ｉ（介してマルチプレクサ６が接続
されている。マルチプレクサ３は、マイクロプロセッサ
２とカーソルＲＡＭ ７ およびパラレル／シリアル変
換器８との間でのカーソルパターンデータの授受を制御
するものであって、マイクロプロセッサ２から加えられ
る制御信号Ｓｃ工に従って駆動制御される。Ｘレジスタ
４にはカーソルのＸ位置を表わすデータがマイクロプロ
セッサ２から設定され、Ｙレジスタ５にはカーソルのＹ
位置を表わすデータがマイクロプロセッサ２から設定さ
れる。マルチプレクサ６は、マイクロプロセッサ・ら加
えられる制御信号ＳＣ２に従ってカーソルＲＡＭ ７に
加えるアドレスを選択するものでろす、このマルチプレ
クサ６にはマイクロプロセッサルＲＡＭ ７には、例え
は第２図に示すようなｍドツトを単位とするカーソルパ
ターンデータがマイ １クロプロセツ丈２から加えられ
るアドレスデーター１賓 ａｄ１ニ従ってマイクロプロセッサ２から書き込ま 事
れている。ここで、ｋ／ｍ＝ｔ（整数）とし、２Ｋ ｘ
８ピツトのＲＡＭを考えると、ｍ ＝ ８ 、ｋ ＝
６４゜ｔ＝８となり、１２８ ドツト×１２８ ドツト
のカーソルエリアが得られることになる。そして、Ｘレ
ジスタ４およびＹレジスタ５にはカーソル中心Ｐの位置
データ（ｘ、ｙ）が設定されることになる。
ロセッサ２にはデータバスＤＢを介してマルチプレク＋
！ｊ３．Ｘレジスタ４およびＹレジスタ５が接続され、
アドレスバスＡＢ’ｉ（介してマルチプレクサ６が接続
されている。マルチプレクサ３は、マイクロプロセッサ
２とカーソルＲＡＭ ７ およびパラレル／シリアル変
換器８との間でのカーソルパターンデータの授受を制御
するものであって、マイクロプロセッサ２から加えられ
る制御信号Ｓｃ工に従って駆動制御される。Ｘレジスタ
４にはカーソルのＸ位置を表わすデータがマイクロプロ
セッサ２から設定され、Ｙレジスタ５にはカーソルのＹ
位置を表わすデータがマイクロプロセッサ２から設定さ
れる。マルチプレクサ６は、マイクロプロセッサ・ら加
えられる制御信号ＳＣ２に従ってカーソルＲＡＭ ７に
加えるアドレスを選択するものでろす、このマルチプレ
クサ６にはマイクロプロセッサルＲＡＭ ７には、例え
は第２図に示すようなｍドツトを単位とするカーソルパ
ターンデータがマイ １クロプロセツ丈２から加えられ
るアドレスデーター１賓 ａｄ１ニ従ってマイクロプロセッサ２から書き込ま 事
れている。ここで、ｋ／ｍ＝ｔ（整数）とし、２Ｋ ｘ
８ピツトのＲＡＭを考えると、ｍ ＝ ８ 、ｋ ＝
６４゜ｔ＝８となり、１２８ ドツト×１２８ ドツト
のカーソルエリアが得られることになる。そして、Ｘレ
ジスタ４およびＹレジスタ５にはカーソル中心Ｐの位置
データ（ｘ、ｙ）が設定されることになる。
Ｘレジスタ４のデータのうち下位ｎビット（ｎはカーソ
ルＲＡＭ ７のデータラインｍをデコードした値）を除
いた上位ビットが水平同期信号Ｈ８によりＸダウンカウ
ンタ１０にロードされ、γレジスタ５のデータは垂直同
期信号ＶＳによｆｉＹダウンヵウン送出されるドツトパ
ルスＤｐｉｌ／ｍに分周したパルス信号Ｓ１をクロック
としてダウンカウントｔ［始し、Ｙダウンカウンタ１１
は水平同期信号Ｈ５をクロックとしてダウンカウントを
開始する。Ｘダウンカウンタ１０の出力データはアドレ
ス変換器９に加えられるとともにＸウィンドウ回路１３
に加えられ、Ｙダウンカウンタ１１の出力データはアド
レス変換器９に加えられるとともにＹウィンドウ回路１
４に〃８見られる。アドレス変換器９は例えばＰＲＯＭ
で構成されていて、カーソルＲＡＭ ７に格納されてい
るカーソルパターンデータをｍビット単位で並列に読み
出すためのアドレスデータａｄ２をマルチプレクサ６を
介してカーソルＲＡＭ ７に加える。カーソルＲＡＭ
７から読み出されたカーソルパターンデータｃｄ１はマ
ルチプレクサ３を介してパラレル／シリアル変換器８に
加えられ、カーソルパターンデータｃｄ工が揃った後に
タイミング制御回路１２から加えられるパルス信号Ｓ２
に従ってパラレル／シリアル変換器８にロードされると
ともにドツトパルス発生器１から加えられるドツトパル
スＤＰに従ってシリアル画像信号ｃｄ２に変換される。
ルＲＡＭ ７のデータラインｍをデコードした値）を除
いた上位ビットが水平同期信号Ｈ８によりＸダウンカウ
ンタ１０にロードされ、γレジスタ５のデータは垂直同
期信号ＶＳによｆｉＹダウンヵウン送出されるドツトパ
ルスＤｐｉｌ／ｍに分周したパルス信号Ｓ１をクロック
としてダウンカウントｔ［始し、Ｙダウンカウンタ１１
は水平同期信号Ｈ５をクロックとしてダウンカウントを
開始する。Ｘダウンカウンタ１０の出力データはアドレ
ス変換器９に加えられるとともにＸウィンドウ回路１３
に加えられ、Ｙダウンカウンタ１１の出力データはアド
レス変換器９に加えられるとともにＹウィンドウ回路１
４に〃８見られる。アドレス変換器９は例えばＰＲＯＭ
で構成されていて、カーソルＲＡＭ ７に格納されてい
るカーソルパターンデータをｍビット単位で並列に読み
出すためのアドレスデータａｄ２をマルチプレクサ６を
介してカーソルＲＡＭ ７に加える。カーソルＲＡＭ
７から読み出されたカーソルパターンデータｃｄ１はマ
ルチプレクサ３を介してパラレル／シリアル変換器８に
加えられ、カーソルパターンデータｃｄ工が揃った後に
タイミング制御回路１２から加えられるパルス信号Ｓ２
に従ってパラレル／シリアル変換器８にロードされると
ともにドツトパルス発生器１から加えられるドツトパル
スＤＰに従ってシリアル画像信号ｃｄ２に変換される。
パラレル／シリアル変換器８で変換されたシリアル画像
信号ｃｄ２はシリアル／パラレル変換器１５に加えられ
てドツトパルス発生器１から加えられるドツトパルスＤ
Ｐに従って再びパラレル画像信号Ｃｄ３に変換され、変
換されたパラレル画像信号Ｃｄ３はマルチプレクサ１６
に加えられる。このマルチプレクサ１６は、シリアル／
パラレル変換器１５から送出されるパラレル画像信号ｃ
ｄ３の取シ出しビットを選択するものであって、選択信
号としてＸレジスタ４の下位ｎピットが加えられている
。これにょシ、カーソルＲＡＭ ７のカーソルパターン
データはｍビットが同時に読み出されるが、マルチプレ
クサ１．６により０〜ｍドツト分の遅延が与えられるこ
とになシ、Ｘ方向に浴って１ドツト単位でのカーソルの
移動が実現できる。マルチプレクサ１６から出力される
シリアル画像信号ｃｄ４は、Ｘウィンドウ回路１３の出
力信号Ｓ３およびＸウィンドウ回路１４の出力信号Ｓ４
とともに制御回路１７に加えられ、ウィンドウ信号処理
が施される。そして、制御回路１７によシラインドウ信
号処理が施はれたカーソル画像信−号ｃｄ５は他の画像
信号とともにオアゲート１８を介してＣＲＴ１９に加え
られる。これにより、ＣＲ１１９には第６図に示すよう
なカーソルを含む画像を表示することができる。
信号ｃｄ２はシリアル／パラレル変換器１５に加えられ
てドツトパルス発生器１から加えられるドツトパルスＤ
Ｐに従って再びパラレル画像信号Ｃｄ３に変換され、変
換されたパラレル画像信号Ｃｄ３はマルチプレクサ１６
に加えられる。このマルチプレクサ１６は、シリアル／
パラレル変換器１５から送出されるパラレル画像信号ｃ
ｄ３の取シ出しビットを選択するものであって、選択信
号としてＸレジスタ４の下位ｎピットが加えられている
。これにょシ、カーソルＲＡＭ ７のカーソルパターン
データはｍビットが同時に読み出されるが、マルチプレ
クサ１．６により０〜ｍドツト分の遅延が与えられるこ
とになシ、Ｘ方向に浴って１ドツト単位でのカーソルの
移動が実現できる。マルチプレクサ１６から出力される
シリアル画像信号ｃｄ４は、Ｘウィンドウ回路１３の出
力信号Ｓ３およびＸウィンドウ回路１４の出力信号Ｓ４
とともに制御回路１７に加えられ、ウィンドウ信号処理
が施される。そして、制御回路１７によシラインドウ信
号処理が施はれたカーソル画像信−号ｃｄ５は他の画像
信号とともにオアゲート１８を介してＣＲＴ１９に加え
られる。これにより、ＣＲ１１９には第６図に示すよう
なカーソルを含む画像を表示することができる。
第４図は、このような装置の動作を説明するた寸
めのタイムチャートであって、（ａ）はタイミング制御
回路１２からＸダウンカウンタ−ｏにクロックとしテア
Ｊｌｌｌｔう’るパルス信号Ｓ１を示しくｂ）はアドレ
ス変換器９からマルチプレクサ６を介してカーソルＲＡ
Ｍ ７に加えられるアドレスデータａｄ２を示し、（ｃ
）はカーソルＲＡＭ ７からマルチプレクサ３を介して
パラレル／シリアル変換器８に加えられるカーソルパタ
ーンデータｃｄ１を示し、（ｄ）はタイミング制御回路
１２からパラレル／シリアル変換器８にロード制御のた
めに加えられるパルス信号Ｓを示し、（ｅ）はＸウィン
ドウ回路１３から制御回路１７に加えられる出力信号Ｓ
を示し、（ｆ）はマルチプレクサ１６から制御回路１７
に加えられるカーソル画像信号ｃｄ４を示している。
回路１２からＸダウンカウンタ−ｏにクロックとしテア
Ｊｌｌｌｔう’るパルス信号Ｓ１を示しくｂ）はアドレ
ス変換器９からマルチプレクサ６を介してカーソルＲＡ
Ｍ ７に加えられるアドレスデータａｄ２を示し、（ｃ
）はカーソルＲＡＭ ７からマルチプレクサ３を介して
パラレル／シリアル変換器８に加えられるカーソルパタ
ーンデータｃｄ１を示し、（ｄ）はタイミング制御回路
１２からパラレル／シリアル変換器８にロード制御のた
めに加えられるパルス信号Ｓを示し、（ｅ）はＸウィン
ドウ回路１３から制御回路１７に加えられる出力信号Ｓ
を示し、（ｆ）はマルチプレクサ１６から制御回路１７
に加えられるカーソル画像信号ｃｄ４を示している。
これら第４図から明らかなように、カーソル画像信号ｃ
ｄ をＸウィンドウ回路１３の出力信号Ｓに３ 対して０〜ｍドツトに対応した任意の時間ｔｄ遅延させ
ることができ、１ドツト単位でのカーソル画像の位置制
御が行える。
ｄ をＸウィンドウ回路１３の出力信号Ｓに３ 対して０〜ｍドツトに対応した任意の時間ｔｄ遅延させ
ることができ、１ドツト単位でのカーソル画像の位置制
御が行える。
ｊ（７）ｊ５に構ａｆＢ員ロシ・７−′″ＲＡＭ 、、
屹６に格納するカーソルパターンやその大きさを異な
０らせることによって任意のパターンでかつ操作に最適
な大きさのカーソルを表示させることができる。
屹６に格納するカーソルパターンやその大きさを異な
０らせることによって任意のパターンでかつ操作に最適
な大きさのカーソルを表示させることができる。
また、カーソル画像に限ることなく、例えばＣＡＤシス
テムにおけるＩＣパターンのような任意の図形のドラッ
ギングにも応用できる。
テムにおけるＩＣパターンのような任意の図形のドラッ
ギングにも応用できる。
さらに、このような構成によれば、全両面の高速パニン
グ（ｐａｎｎｉｎｇ ）も行え、画像処理の高速化が図
れる。
グ（ｐａｎｎｉｎｇ ）も行え、画像処理の高速化が図
れる。
（発明の効果）
以上説明したように、本発明によれば、任意のパターン
の移動図形を表示させたい画面上の座標データを入力す
ることによって所望の位置に表示させることができ、実
用」二の効果は大きい。
の移動図形を表示させたい画面上の座標データを入力す
ることによって所望の位置に表示させることができ、実
用」二の効果は大きい。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるカーソルＲＡＭの説明図、第３図は本発
明に基づく表示例図、第４図は第１図の装置の動作を説
明するタイムチャートである。
第１図におけるカーソルＲＡＭの説明図、第３図は本発
明に基づく表示例図、第４図は第１図の装置の動作を説
明するタイムチャートである。
Claims (1)
- 任意の移動図形パターンデータを格納するメモリ手段と
、このメモリ手段に格納された移動図形パターンデータ
を複数ピット単位で読み出す読み出し手段と、この読み
出し手段で読み出された移動図形パターンデータを画像
信号に変換する信号変換手段と、この信号変換手段で変
換された画像信号を１ドツト単位で遅延させる遅延手段
とで構成されたことを特徴とする移動図形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114099A JPS60256842A (ja) | 1984-06-04 | 1984-06-04 | 移動図形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114099A JPS60256842A (ja) | 1984-06-04 | 1984-06-04 | 移動図形表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60256842A true JPS60256842A (ja) | 1985-12-18 |
Family
ID=14629085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59114099A Pending JPS60256842A (ja) | 1984-06-04 | 1984-06-04 | 移動図形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105385A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 表示制御装置 |
-
1984
- 1984-06-04 JP JP59114099A patent/JPS60256842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105385A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473391B1 (en) | Display of scrolling background images composed of characters | |
| US4734769A (en) | Method and apparatus for display of variable intensity pictures on a video display terminal | |
| JPS6061796A (ja) | 表示装置 | |
| US4935731A (en) | Image display apparatus | |
| JPS63193180A (ja) | 映像表示装置 | |
| US4205310A (en) | Television titling apparatus and method | |
| JPH0426273B2 (ja) | ||
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JPS60256842A (ja) | 移動図形表示装置 | |
| JPH02110497A (ja) | 画像表示装置 | |
| JPS59101697A (ja) | カ−ソル表示方式 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| Matherat | A chip for low-cost raster-scan graphic display | |
| JPH0443594B2 (ja) | ||
| JPS6362750B2 (ja) | ||
| JP2521651Y2 (ja) | 画像表示装置の表示回路 | |
| JPS62150290A (ja) | 文字表示装置 | |
| JPH0667644A (ja) | グラフィックス表示装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS63172190A (ja) | 画像表示コントロ−ラ | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPS60164796A (ja) | 画像表示装置 |