JPS60258937A - 配線構造体の製造方法 - Google Patents

配線構造体の製造方法

Info

Publication number
JPS60258937A
JPS60258937A JP60093605A JP9360585A JPS60258937A JP S60258937 A JPS60258937 A JP S60258937A JP 60093605 A JP60093605 A JP 60093605A JP 9360585 A JP9360585 A JP 9360585A JP S60258937 A JPS60258937 A JP S60258937A
Authority
JP
Japan
Prior art keywords
wiring
connection
upper wiring
conductor layer
connection parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60093605A
Other languages
English (en)
Other versions
JPS6145383B2 (ja
Inventor
Yoshio Honma
喜夫 本間
Hisao Nozawa
野沢 悠夫
Tadao Kachi
忠雄 加地
Yukiyoshi Harada
原田 征喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60093605A priority Critical patent/JPS60258937A/ja
Publication of JPS60258937A publication Critical patent/JPS60258937A/ja
Publication of JPS6145383B2 publication Critical patent/JPS6145383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は配線構造体の製造方法に関し、詳しくは、所要
面積の小さい配線構造体を、容易かつ高い精度で形成す
ることのできる配線構造体の製造方法に関する。
〔発明の背景〕
第1図によって従来の多層配線の製造方法と得られた構
造を説明する。
第1図(a)は半導体基板11上にAQもしくはAQと
SiやCuなどとの合金からなる下部配線12を形成し
、さらにSiO□などからなる層間絶縁層13を被着し
、次いで所定の位置に接続用開口14Aおよび14Bを
形成し、下部配線の接続部分19Aおよび19Bを露出
せしめた状態を示す。この接続部分19A、’19Bの
幅をそれぞれWA、WBとする。このように従来法では
接続部分の幅WA、W8は層間絶縁物に形成した接続用
開口14A、14Bの幅と等しい。第1図(b)に示す
如くこの上に上部配線用導体15を被着し、上部配線を
形成するために所定の位置にホトレジストパターン16
を形成する。このホトレジストパターン16の幅をそれ
ぞれW。、WDとする。
上部配線用導体15としてはAflもしくはAρとSi
やCuとの合金などが用いられる。次にホトレジストパ
ターン16をマスクとしてエツチング液によって上部配
線用導体15をエツチングし、しかる後にホトレジスト
パターンを除去すれば、第1図(c)に示す如きWC,
WDの幅の上部配線を有する構造の多層配線が形成され
る。3層以上の配線を形成する場合は1以上の方法をく
り返せば良い。
この様な従来の多層配線においては接続用開口14A、
14Bとして示した如く、上下部配線の接続部分1.9
A、19Bのおのおの一個について必ず一個の接続用開
口が必要である。また接続用部分19A、19Bの幅W
A、W、よりも上部配線の幅W。tWDは必ず大きく形
成されていた。
これはWA、WBよりもWC,WDの方が小さい場合、
第1図(d)に示す如く、接続用開口14の上部にある
上部配線用導体15にはホトレジストパターン16で覆
われていない部分が存在することになり、エツチングを
行なうとホトレジストパターン16で覆われていない部
分からエツチング液が浸透し、下部配線12をもエツチ
ングして18A部のように信頼性の低下もしくは18B
部のように断線に至らしめる可能性があるためである。
したがって、第1図(c)に示した断面図および第1図
(e)に示した上面図の如く、隣接する接続部分19A
、、19B相互の中心間の距離りは(但し、Sは上部配
線の配線間隔) として表わされる。中心間の距離りは上部配線の幅W 
c = W Dと配線間隔Sの最小値によって制約され
る。たとえばWA=W B=10μmとすれば、Wc=
WD=1/Iμmが必要であり、配線間隔Sを6μmと
すれば、中心間の距離りは20μm以下に狭めることは
できない。■、を小さくするためにはW。IWDを小さ
くする必要があるが、接続用開口14A、14Bの幅W
A、WBを7μm以3− 下に小さくして安定に形成することは難しい。
したがって」二に述べたように中心間の距離■−は20
μm以下とすることは困難である。
〔発明の目的〕
本発明は以上に述べた隣接する接続部分19A。
19B中心間の距離りを従来よりも大幅に狭くすること
のできる配線構造体を容易かつ高い精度で形成すること
を目的としたものである。
〔発明の概要〕
上記目的を達成するため、下層配線となる導電体膜上に
、開口部を有する絶縁膜を、上記導電体膜の互いに離間
した部分が、上記開口部を介して露出されるように形成
した後、エツチング液に対する耐性が互いに異なる中間
導体層と配線用導体層を積層して形成し、さらに、所望
の選択エツチングを行なうものである。
本発明によって形成された多層配線の構造を、第2図(
a)にその上面図、(b)にその断面図を示す。
必要に応じて2個以上の接続部分たとえば29A。
29B、29Cを1個の接続用開口24Aの中に4− 含む構造を有することを特徴とする。本発明の方法では
接続用開口24Aを小さくする必要がなくなり、隣接す
る接続部29A、29Bの中心間距離りは上部配線の精
度のみで定まることとなる。
すなわち上部配線の形成可能な最小パターン寸法を4μ
mとすれば、WA、WB、Sともに’1μmの場合、隣
接する接続部29A、29Bの中心間距離りは8μmに
まで狭めることができる。なお接続用開口24Dはその
中に接続部分29Dを1個のみ含む従来の構造を示して
いる。なお、21は基板、22は第1の配線、25は第
2の配線を示す。
〔発明の実施例〕
実施例1 第3図(a)は半導体基板31上の第1の配線たとえば
下部配線32を被覆する絶縁層33の所定の位置に接続
用開口34を形成した状態を示す。
次に第3図(b)の如く、この」二に、PIQ樹脂やホ
トレジストなどのリフトオフ材37によって第2の配線
たとえば上部配線の逆パターンを形成した状態を示す。
図3(a)では接続用間「134に2個の接続用部分3
9A、39Bが含まれている。
ちなみにPTQ樹脂は芳香族ジアミンと芳香族テトラカ
ルボン酸二無水物と、芳香族ジアミンカルボンアミドと
を反応して得られる高耐熱性重合物である。更に詳しく
は特公昭/+8−2956号公報に記載されている。ま
たリフトオフ材としてはポリイミド樹脂を用いることも
できる。ポリイミド樹脂は芳香族テトラカルボン酸二無
水物とを反応して得られる重合物である。
この場合接続用開口は十分に大きな幅WAを有するもの
で良い。接続用開口34の一部がリフトオフ材37で覆
われていても良い。次に第3図(c)に示す如く上部配
線用導体層35をこの上に被着する。最後にリフトオフ
材37のエツチング液に半導体基板31を浸し、リフト
オフ材37およびリフトオフ材上の導体層35を除去す
れば第3図(d)に示す如く本発明の配線溝、造が実現
される。
i 図2(a)や図3(d)に示した多層配線構造では
、隣接する接続部分相互の中心間距離りはWA。
WB、Sによってのみ制約される。WAt WBtSは
上部配線パターンの精度によって制約されるのみである
からLを10μm以下とすることも可能である。
実施例2 上部配線用導体のエツチング液が下部配線用導体を浸さ
ない場合、もしくは上、下部配線用導体の中間に、上部
配線用導体のエツチング液に浸されない導体層が介在す
る場合はホトエツチング法によっても本発明の構造が実
現される。第4図(a)は半導体基板41上の下部配線
42を被覆する絶縁層43に接続用開口44を形成した
状態を示す。
接続用開口44の内部には2個の接続部49A。
49Bが含まれている。下部配線42としてAQもしく
はAQとSiやCu、Cr、Mnなどとの合金を用いる
。絶縁層43としてはSiO2やPhosphor −
Sjl、1cate Glass、 Boro −5i
lj、cateG 1ass、もしくはPTQ樹脂、ポ
リイミド樹脂等。
高分子材料などを用いる。第4図(b)に示す如く該半
導体基板41上に上部配線用導体45、中間−7= 導体層48を形成する。上部配線用導体45としてはA
QもしくはAQとS iA’cu、Cr、Mnなどとの
合金であって良いが、中間導体層48はCr +’]”
 iもしくはポリシリコンなどであることが必要である
。その上にホトエツチングのためのホトレジストパター
ン46を形成する。次に第4図(C)の如く上部配線用
導体49をエツチングして上部配線パターンを形成し、
中間導体層48を露出せしめる。導体45のエツチング
液としてはリン酸・硝酸・氷酢酸の混合液を用いるがC
rやTiはエツチングされない。次に第4図(d)に示
す如く、上部配線パターンを形成した導体45をマスク
として導体48をエツチングし、しかる後にホトレジス
トパターン46を除去して本発明の配線構造が形成され
る。Crのエツチングには硝酸第二セリウムアンモニウ
ム水溶液を、Tiのエツチングには希フッ酸水溶液もし
くはフレオンガスプラズマを用いれば良い。またポリシ
リコンのエツチングはフッ酸と硝酸の混液もしくはフレ
オンガスプラズマを用いれば良い。
8− 〔発明の効果〕 本発明によって上部配線の集積度向上に有効であること
は上記説明から明らかである。さらに上記実施例では上
部配線用導体としてCrもしくはTiやPony−8t
をも用いたことにより、絶縁層43との接着力も向上し
、半導体装置の信頼性を向上することもできる。なお本
実施例では上部配線用導体を複合層とした場合を示した
が、上部配線用導体のエツチング液が、下部配線用導体
をエツチングしない組合わせであれば、複合層でなくと
も良い。
また、本発明は基板はセラミック基板等を用い、配線構
造体を作製する場合にも適用できるものである。
【図面の簡単な説明】
第1図(、)〜(d)は従来の配線構造体の製造方法を
示す工程図、第1図(e)は従来の製造方法によって形
成された配線構造体の正面図、第2図は本発明によって
形成された多層配線構造の上面および断面を示す図、第
3図、第4図は本発明の異なる実施例を説明する図であ
る。 −11− 葛/図(り 第7図 両 旗 、で) 第2目 (呻 溺 3 区 (I2) 第4図 −209−

Claims (1)

    【特許請求の範囲】
  1. 1、所望の形状を有する導電体膜を半導体基板上に形成
    する工程と、開口部を有する絶縁膜を、上記導電体膜の
    互いに離間した部分の少なくとも一部および上記半導体
    基板表面の一部が上記開口部を介して露出するように上
    記導電体膜上に形成する工程と、中間導体層および該中
    間導体層とはエツチング液に対する耐性が異なる配線用
    導体層を積層して全面に形成する工程と、上記開口部を
    介して露出された部分の上記導電体膜の上方の位置にホ
    トレジスト膜を選択的に形成する工程と、の上記中間導
    体層を順次除去する工程を含むことを特徴とする半導体
    装置の製造方法。
JP60093605A 1985-05-02 1985-05-02 配線構造体の製造方法 Granted JPS60258937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60093605A JPS60258937A (ja) 1985-05-02 1985-05-02 配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60093605A JPS60258937A (ja) 1985-05-02 1985-05-02 配線構造体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP492277A Division JPS5390886A (en) 1977-01-21 1977-01-21 Wiring structure

Publications (2)

Publication Number Publication Date
JPS60258937A true JPS60258937A (ja) 1985-12-20
JPS6145383B2 JPS6145383B2 (ja) 1986-10-07

Family

ID=14086958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60093605A Granted JPS60258937A (ja) 1985-05-02 1985-05-02 配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JPS60258937A (ja)

Also Published As

Publication number Publication date
JPS6145383B2 (ja) 1986-10-07

Similar Documents

Publication Publication Date Title
JP3074713B2 (ja) 半導体装置の製造方法
US4123565A (en) Method of manufacturing semiconductor devices
JPH0358550B2 (ja)
US5609773A (en) Method for manufacture of multilayer wiring board and the multilayer wiring board
JPS60258937A (ja) 配線構造体の製造方法
JPH0240233B2 (ja)
JPH02260598A (ja) 立体配線板の製造方法
US3788911A (en) Manufacture and testing of thin film circuitry
JPS6146973B2 (ja)
JPH025024B2 (ja)
JPS6260241A (ja) 多層配線構造の製造方法
JPH0657454B2 (ja) サ−マルヘツドの製造方法
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
JPH03104190A (ja) 多層配線板およびその製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPS61189654A (ja) 多層配線構造の形成方法
JPS62293644A (ja) 半導体装置の製造方法
JPH02285659A (ja) 半導体装置
JPH07263865A (ja) 薄膜多層配線基板
JPH06140215A (ja) 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法
JPH01319996A (ja) 薄膜多層配線基板の製造方法
JPS62198145A (ja) 混成集積回路
JPS5941839A (ja) パタ−ン形成方法
JPH04330767A (ja) 半導体装置の製造方法
JPH06204344A (ja) 半導体装置の製造方法