JPS60258953A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は多層構造のシリコン電極配線を有する半導体装
置に関するもので、特にシリコン電極配線層間の絶縁膜
の改良に関するものである。

〔発明の背景〕

多結晶または非晶質のシリコン薄膜は半導体装置におい
て、電極および配線材料として広く用いられており、し
かも二層以上の多層構造のシリコン電極配線を具備する
半導体装置も公知である。

このような例として実公昭５１−３２３７８号公報があ
げられる。

第１図に従来の二層シリコン電極配線を有する半導体装
置の一例を示す。第１図は−っのトランジスタと一つの
容量で１ビツトの記憶素子を構成する半導体装置の一例
を示す図である。１は半導体基板、２はフィルド酸化膜
、３は第１層目のゲート酸化膜（酸化膜（１）と略記す
る。）、４は第１層目のシリコンゲート電極（Ｓｉゲー
ト（１）と略記する。）、５は第２層目のゲート絶縁膜
（絶縁膜（ＴＩ）と略記する。）、６は第２層目のゲー
ト電ｔ！ｉ（ゲート（ＩＩ）と略記する。）、７はフィ
ルド酸化膜２、酸化膜（■）３または絶縁膜（■）５を
マスクにして拡散された拡散層、８は熱軟化酸化膜（グ
ラスフロー酸化膜と称する）、９はアルミニウム（ＡＱ
）配線層である。上記構造の半導体装置において、従来
はゲート（■）６としてＡＱ等の金属材料を用い、かつ
絶縁膜（ＩＩ）としてＳｉゲート（Ｉ）を熱酸化して形
成したシリコン酸化膜（ＳｉＯ２膜）またはモノシラン
（ｓｉＨ４）熱分解法によるＳｊ、Ｏ□膜等の堆積膜が
用いられてきた。しかしながら上記構造を有する半導体
装置は次のごとき欠点を有する。すなわちＡｆｌ膜は下
地形状に依存し、膜厚が不均一に形成される欠点を有す
る。特にＳｉゲート（■）４端附近においては蒸着時の
シャドー効果により特に薄くなり、ゲーｊ〜（■）６の
断線につながる。この断線率は絶縁膜（■）５が堆積膜
である場合が特に著しいが熱酸化ＳｉＯ□膜の場合も大
きな値である。さらにゲート（Ｕ）６がＡＱ等の金属材
料である場合の他の欠点は、ゲート（ＩＩ）６形成後に
おいて高温熱処理工程がつかえないことである。したが
ってゲート（■）６を拡散マスクとして用いる自己整合
拡散がおこなえず、大規模集積化上の根本的な開面とな
る。さらに高温熱処理工程がつがえぬ他の欠点と３− して、熱軟化酸化膜８に対応する絶縁膜として低温堆積
膜以外は使用できない点である。低温堆積膜は特に下地
形状の段差部分で不均一な堆積を起すことがよく知られ
ており、Ａｆｌ配線層９の断線が起りやすくなる。ゲー
ト（■）６がへΩ等の金属材料である場合の他の欠点は
絶縁膜（ＩＩ）がシリコン酸化膜である場合においてＡ
Ｑ電極よりシリコン酸化膜へのＮａ等可動イオンの汚染
がおこることである。上記汚染は半導体装置の信頼性へ
悪影響を与える。ゲート（■）６がＡＱ等の金属材料で
ある場合のさらに他の欠点は絶縁膜（■）５が堆積膜で
ある構造においてゲート（■）６とＳｉゲート（Ｉ）４
間の絶縁耐圧が低くしかも分布が大きいことである。絶
縁耐圧が低く、分布を有する現象は堆積膜形成後におけ
る高温の熱処理によっても改善は出来なかった。上記絶
縁耐圧に関する現象の原因は現時点で解明されていない
がゲート（ＩＩ）６と絶縁膜（■）５との密着性や反応
のしやすさ等とも関連するものと思われる。

第１図のごとき構造を有する他の従来半導体装−４＝ 置はゲー１−（ｎ）６として多結晶又は非晶質シリコン
膜を用い、かつ絶縁膜（■）５として８１ゲート（■）
４を熱酸化して形成した５ｉｎ２膜を用いた構造を有し
ていた。しかしながら上記従来半導体装置においてもＳ
ｉゲート（１）とゲート（■）６間で整流特性を有する
リーク電流が存在することが明らかになった。上記リー
ク電流の存在は半導体装置にとって致命的な欠点である
。上記リーク電流はゲート（■）６に正の電圧を印加し
た時にのみみられる現象であるが、ゲート（■）６に負
の電圧を印加した場合において、リーク電流はほぼ無視
できる程度の値にもかかわらず絶縁耐圧が通常の単結晶
シリコンの熱酸化膜の値にくらべてほぼ半分以下と低く
、さらにバラツキも大きいことが明らかになった。ゲー
ト（■）６としてシリコン薄膜を用い、かつ絶縁膜（ｎ
）５としてゲート（■）４の熱酸化膜を用いる従来構造
の半導体装置における□さらに他の欠点は、絶縁膜（■
）５をＳｉゲート（Ｉ）４を酸化し−て形成するため、
Ｓｉゲート（１）４の膜厚が減少することに基づく。

すなわち所望の抵抗値を保持する為にはあらかじめ、酸
化で消費される割合だけ補正した膜厚だけ形成する必要
があるが、上記割合は絶縁膜（Ｈ）５の膜厚条件が変れ
ば補正値も変化する。また酸化工程のバラツキによりＳ
ｉゲート（■）４の抵抗値もばらつく欠点をも有してい
る。

〔発明の目的〕

本発明は」二連した欠点を解消するためになされたもの
で、二層以上のシリコン電極配線を具備した半導体記憶
装置に於て、シリコン電極配線間のリーク電流が極めて
小さく、しかも絶縁耐圧で優れた特性を有する半導体記
憶装置を提供する製造方法を提供することである。本発
明のさらに他の目的は、Ｓｉゲートの抵抗値の分布中を
小さくし、所望の抵抗値を再現性よく、制御可能な半導
体記憶装置を提供しうる製造方法を提供することである
。本発明のさらに他の目的は、配線層の断線率を極めて
小さくできる多層配線構造を実現でき、（しかも高集積
化可能な製造工程を提供することである。

〔発明の概要〕

上記目的を達成する為、本願発明では、半導体記憶装置
の高い誘電率、かつ高耐圧を要求される部分に堆積法に
よる絶縁膜を用い、各グー１〜電極は、シリコンゲート
電極とし、自己整合拡散を可能にし、更に、ゲート電極
の抵抗ばらつきも小さくしたものである。

本発明者等はシリコン電極配線層間の絶縁膜の物質およ
び形成方法に着目し、種々の絶縁膜について、シリコン
電極配線層間のリーク電流と絶縁耐圧特性について測定
した。まず公知の熱酸化ＳｉＯ２膜を用いる構造におい
て、種々の形成条件による熱酸化５ｉＯｓ＋膜の電気特
性を調べたが、半導体工業で通常用いる形成条件内では
何ら改善策は見出されなかった。たとえば、酸化雰囲気
として乾式および湿式の場合、および酸化温度として９
００℃から１２００℃まで、さらに酸化膜厚も５００人
から２０００人の範囲内における各組合せ条件で形成さ
れた熱酸化ＳｉＯ２膜のリーク電流は電界強度２　Ｘ　
１０ＢＶ／ｃ＋ｎにおいて、７− １０−’−１０−６Ａ／ｃｍ”と大きな値であった。

さらに、絶縁耐圧も４Ｘ１０６Ｖ／ｃｍ附近を中心に分
布を有し、しかもさらに低い絶縁耐圧を有する試料も多
数みうけられるなど単結晶シリコンの熱酸化膜の絶縁耐
圧（７〜８Ｘ１０’Ｖ／ｃｍ）にくらべて著るしく劣る
特性しか得られなかった。

さらにシリコン電極配線層間絶縁膜に熱酸化５ｉ０２膜
を用いる構造の他の形成要因として、酸化されるべき下
地のＳｉゲート（Ｉ）４の抵抗値すなわち拡散不純物量
を種々変化させ、上記抵抗値とリーク電流の関係も測定
した。リーク電流は抵抗値の増大と共にわずかに減少す
る傾向は示したものの、抵抗値が１０３Ω／口以上と極
端に高い場合においても、電界強度２Ｘ１０６Ｖ／ｃｍ
において、リーク電流は１０−５Ａ　／　ｃｍ２と比較
的大きな値のままであった。上記の熱酸化５ｉ０２膜に
関する実験結果に関し、本発明者等は熱酸化ＳｉＯ□膜
の電気特性の悪さはＳｉゲート（Ｉ）からの拡散不純物
が上記熱酸化５ｉ０２膜中に再分布することの影響もさ
ることながら、むしろ堆積−８＝ 時またはその後の高温熱処理工程により不完全に結晶化
されたシリコン薄膜を酸化してシリコン電極配線層間絶
縁膜として用いるためと考えた。すなわち多結晶構造の
ごとき不完全シリコン結晶の熱酸化膜において酸化され
るべきシリコン電極配線層の結晶粒界に対応した部分で
、結晶的にもまた電気的にも欠陥が多いものと考えられ
る。酸化されるべき下地Ｓｉゲート（Ｉ）４が単結晶ま
たは完全な非晶質の状態にあり、しかも酸化工程以降も
その状態を保ち得るならば、前記したシリコン電極配線
層間の熱酸化ＳｉＯ□膜は通常の単結晶シリコンの熱酸
化膜と何ら変ることなく電気的に極めて良好な絶縁膜の
特性を示すはずである。しかしながらＳｉゲート（■）
４として単結晶性を望むことは現在の半導体製造技術に
おいては不可能である。さらに完全な非晶質状態も１種
々の熱処理工程を経たＳｉゲート（■）４においては保
持し難いと考えられる。したがってＳｉゲート（Ｉ）４
は多結晶状態以外とり得す、前記多結晶状態のＳｉゲー
ト（■）４を酸化して形成するＳｉＯ２膜においてはＳ
ｉゲート（Ｉ）４の結晶の不完全性を反映した電気的特
性の悪さはさけられないものと考えられる。

本発明等は」二記思想に基づき、下地Ｓｉゲート（■）
４の結晶性等に依存せず、しかも下地Ｓｉゲート（１）
４中の拡散不純物等が再分布しにくい絶縁膜を絶縁膜（
■）５として用いればシリコン電極配線層間のリーク電
流および絶縁耐圧は改善されるものと考えた。

本発明者等は上記思想を満足する構造として絶縁膜（■
）５に堆積膜を採用するものである。絶縁膜（■）５と
して各種の堆積膜を用い、その電気特性を測定した。そ
の結果、堆積膜で、リーク電流が極めて小さく、しかも
絶縁耐圧特性も優れたものが見出された。

以下本発明を実施例によって詳細に説明する。

〔発明の実施例〕

実施例１゜ 第２図から第４図は本発明による半導体装置の一実施例
を製造工程順に示した図である。■はｐ導電型比抵抗５
Ω・口のシリコン基板である。２はシリコン基板１を選
択的に酸化して形成した１、２μｍのフィルド酸化膜、
３はシリコン酸化膜（ＳｉＯｚ）で基板１を乾式の高温
酸化法で形成した後Ｓｉゲート（Ｉ）４の写真蝕刻後に
Ｓｉゲート（■）４をマスクにして蝕刻している。４は
５０００人のＳｉゲート（１）でモノシラン（ＳｉＨ４
）の６５０℃なる条件の熱分解で、形成した多結晶シリ
コン膜に、１０００’Ｃ１０分のリン拡散をほどこし、
面抵抗１２〜２ｏΩ／口となるように形成した後、写真
蝕刻法で選択的に所望部分を残している。上記のリン拡
散にはオキシ塩化磁（Ｐ　ＯＣｔｚ　ａ　）を３０℃に
保って拡散源とし、キャリアガスとして酸素（０２）５
０ｃｃ／分、窒素（Ｎ２）３Ｑ／分の条件で行った。Ｓ
ｉゲート（■）４を形成した後、基板１をテトラエトキ
シシラン（Ｓ　ｉ　（ＱＣ２Ｈ５）４）の熱分解炉内に
挿入し１２００人のシリコン酸化膜（Ｓｉ０２）をＳｉ
ゲート（Ｉ）４上およびシリコン基板１上に堆積させて
絶縁膜（■）５を形成する。（第２図）−１１＝ Ｓｉ　（ＱＣ２Ｈ５）４の熱分解は炉温度７４０℃、炉
内圧力は１．０〜１．５Ｔｏｒｒの低圧に保ち、Ｓ　ｉ
　（ＱＣ２Ｈ６）４の温度を２０℃、キャリア酸素ガス
４０ｃｃ／分なる条件で６分間ＳｉＯ□を堆積させてい
る。上記条件でＳｉＯ２の堆積速度は約２００λ／分で
ある。絶縁膜（■）５の形成の後、再びＳｉＨ４熱分解
により３５００λの多結晶シリコン膜を形成し、写真蝕
刻法により所望部分をのこしゲート（■）６を形成する
。ゲート（■）６形成時にゲート（■）６を蝕刻マスク
にして絶縁膜（■）５を自己整合的に除去する。しかる
後Ｐ　ＯＣａ　ａを拡散源とし１０００℃、１０分間の
拡散を行ないゲート（■）６および基板１に拡散層７を
形成する。（第３図）７は基板１に形成された拡散領域
で半導体記憶装置においてはビットラインとして用いら
れる。上記の拡散により拡散領域７およびゲート（■）
６の面抵抗値はおのおの５〜６Ω／口、１８〜２５Ω／
口となった。拡散領域７の形成後、全面に高濃度にリン
が添加された（１３モル％）硅−ル酸ガラスを８００Ｏ
Ａ形成す１２− る。上記の硅　酸ガラスはＳｉＨ４にフォスフイン（Ｐ
　Ｈ３）を添加し、４８０℃で酸素と反応させる化学気
相反応によって堆積させた。しかる後、ゲート（■）６
上、拡散領域７上等の所望の部分の硅　酸ガラスを写真
蝕刻法により選択的に除去する。上記の選択除去の後、
窒素雰囲気中、１０００℃で２０分間基板１を加熱する
。上記工程は通常グラスフローと呼ばれ、堆積された珪
酸ガラスが下地形状によらず平滑になるように処理する
工程である。上記処理を経た硅　酸ガラスを、以降グラ
スフロー膜８と膜する。グラスフロ一工程の後、真空蒸
着法によりアルミニウム（ＡＱ）を全面に蒸着し、写真
蝕刻法により所望部分を残してＡＱ配線を構成させた。

（第４図）上記の方法により形成した半導体装置におい
て、ゲート（■）６に＋１５Ｖを印加しＳｉゲート（Ｔ
）４を接地して上記二つのＳｉゲート間の電流を測定し
た。１５Ｖの印加電圧は電界強度で約１２×１０６ｖ／
ｃＩ１１に対応するがこの条件下で２分保持した後の電
流密度は測定限界Ｉ　Ｘ　１０−　”’Ａ／ｃＪ以下の
値となった。さらにゲート（■）６に＋３０Ｖを印加し
て２分後のシリコンゲート４および６間の電流を測定し
たところ約］　Ｘ　］　Ｏ０−１０Ａ／ｃ♂のリーク電
流しか観測されなかった。上記の結果は、Ｓｉゲート（
Ｉ）４および６間の絶縁膜５としてＳｉゲート（■）４
の熱酸化５ｊＯ２膜を用いる従来構造におけるリーク電
流にくらべ１０’〜１０５倍の改善がなされたことを示
している。さらに、Ｓｉゲート（Ｉ）４を接地し、Ｓｉ
ゲート（■）６に負の電圧を印加し、逐次昇圧して、上
記Ｓｉゲート間のＳｉＯ２膜５が破壊するまでの絶縁耐
圧を測定した。その結果１本発明構造の半導体装置にお
ける５ｊｏ２膜５の絶縁耐圧は８０〜１１０■の範囲内
であった。この値は、６．５〜９Ｘ１０６Ｖ／ａｍに対
応し、単結晶Ｓｉの熱酸化Ｓｊ、Ｏｚ膜の値とほぼ同等
であり、Ｓｉゲート（１）４の熱酸化５ｉ０２膜を絶縁
膜５として用いる従来構造の絶縁耐圧の約１．５倍以上
の強度を有す（ることは明らかである。本発明構造にお
いて。

Ｓｉゲート（Ｉ）４の形成時、所望の配線も多結晶Ｓｉ
で同時に形成される。上記のＳｉ配線に対する要求仕様
は、抵抗値が低ければ低いほど望ましい。上記本発明構
造におけるＳｉゲート（■）４の面抵抗が１２〜２０Ω
／口ときわめて低い値を示すのに対し、Ｓｉゲート（Ｉ
）４を熱酸化して５ｉｎ２膜５を形成する従来構造にお
いては、熱酸化膜形成前のＳｉゲート（１）４の膜厚が
５０００λと、本発明構造と同一条件下の試料において
もＳｉゲート（Ｉ）４の面抵抗は３０〜４０Ω／口と大
きな値を示す。この面抵抗値の違いは、本発明構造にお
ける絶縁膜（■）５の形成ではＳｉゲート（１）４の膜
厚減少は生じないのに対し、熱酸化ＳｉＯ□膜を絶縁膜
５として用いる従来構造においてはＳｉゲート（■）４
の膜厚減少がさけられない為と考えられる。

本実施例において、絶縁膜（■）５の形成温度を６５０
℃として製造した半導体装置のＳｉゲート（Ｉ）４およ
びＳ１ゲー）−（ＩＩ）６層絶縁膜のリーク特性は上述
した値と測定誤差内で一致していた。

しかしながら絶縁耐圧は５〜８Ｘ］Ｏ”−Ｖ／（２）の
１５− 範囲内で大きな分布を有し、上述した７４０℃の条件で
絶縁膜（■）５を形成した半導体装置の場合の絶縁耐圧
にくらべて平均値でやや劣る特性を示した。

本実施例においては絶縁膜（■）５として高温低圧条件
でＳ　ｉ　（ＱＣ２Ｈ５）４を熱分解して堆積した例で
あるがＳ　１（ＱＣ２８５）４の熱分解の方法は上記条
件でなくともよい。すなわち常圧状態で堆積する通常方
法によりＳ　ｉ　（ＱＣ２Ｈ５）ａ熱分解で絶縁膜（■
）５を形成してもよい。本実施例において低圧でＳｉＯ
□膜を形成し絶縁膜（■）５とした理由は低圧法が常圧
法にくらべてより均一膜厚でしかも大量の半導体基板に
Ｓ　ｊ、　０２膜を堆積できることによる。したがって
小量の半導体装置の製造においては常圧法によって堆積
させてもよい。

実施例２゜ 前記第１の実施例においてＳｉゲート（Ｉ）４の形成と
酸化膜（Ｉ）の選択除去の後、シリコン窒化膜（Ｓｉａ
Ｎ４）形成炉内に半導体基板ｌを導入１６− し２０００人のＳｉ３Ｎ４膜を形成し絶縁膜（ＩＩ）６
とした。Ｓｉ３Ｎ４膜の形成は半導体工業で通常よく用
いられている方法、すなわち四塩化シリコン（ＳｉＣｆ
ｌ。）とアンモニア（ＮＨａ）による。

３ＳｉＣＱ４＋４ＮＨ３→５ｊ３Ｎ４＋１２ＨＣ１！な
る反応を用いて形成した。ここでキャリアガスとしては
Ｎ２を用い、反応温度は９００°Ｃである。

上記方法で形成したＳｉ３Ｎ４膜の誘電率は約６５であ
った。したがって上Ｅ２０００人のＳ　ｉ　３　Ｎ　４
膜は容量的には実施例１における１２００人のＳｉＯ□
膜と実効的に等しい役割をなし得る。２０００にのＳ　
ｉ　３　Ｎ　４膜の堆積の後、前記第１の実施例にした
がいＳｒゲート（■）６形成以降の工程を実行して半導
体装置を作成した。

上記半導体装置において、Ｓｉゲート（■）４およびＳ
ｉゲート（■）６間の絶縁膜（■）５であるＳｉ３Ｎ４
膜のリーク電流は２　Ｘ　１０　’　Ｖ／−ｃｍ−（７
）電界において、約Ｉ　Ｘ　１０　”Ａ／ｃｍ　２とほ
ぼ本発明者等の測定装置の限界にあたる値を示した。

この値は実施例】の値よりも１０倍もよ〈従来構造にお
けるＳｉゲート（Ｉ）４の熱酸化ＳｉＯ２膜のリーク電
流にくらべ１０５〜１０６倍も改善がなされたことを示
している。さらにＳｉ３Ｎ４膜による絶縁膜５の絶縁強
度を測定したところ１２０〜１４０■の電圧が印加され
るまで絶縁破壊は観測されなかった。この値は６〜８Ｘ
ＩＯ６Ｖ　／　ａｍに対応し従来構造による場合の約１
．５倍以上の強度を有している。

実施例３ 前記第１の実施例において、絶縁膜（■）５の形成をＳ
ｉＨ４とＰ１４３の混合ガスと酸素の反応によるいわゆ
る低温化学気相反応によりおこない１２００にの硅フ）
υラスを半導体基板１およびＳｉゲート（Ｉ）４上に形
成し、しかる後、前記第１の実施例にしたがい半導体装
置を作成した。上記硅ソ〉酸ガラスの形成温度は４５０
℃、原料ガスのＳｉＨ４およびＰＨ３ガスは窒素で稀釈
されおのおの４％および１％の濃度であり硅ワン酸ガラ
ス形成装置内に流された各々の流量は０．３５　Ｍ／分
、７０ｃｃ／分である。上記条件により形成された硅リ
ン酸ガラス中のリンは２〜３ｍｏρ％であった。上記半
導体装置におけるＳｉアゲ−−（１）４とＳｉゲート（
■）６間絶縁膜のリーク電流は２×１０６Ｖ／ｃ＋ｎ（
７）電界テ１０−７〜］　０−１ＯＡ／ｃｍと従来構造
にくらべて１０〜１０４倍の改善がみられたがバラツキ
が大きい欠点も有していた。また絶縁耐圧に関しても３
〜８Ｘ１０’Ｖ／ｃｍと従来構造にくらべて十分改善さ
れたが大きなバラツキも示した。上記のリーク電流およ
び絶縁耐圧のバラツキは絶縁膜■５の形成が低温度であ
るため膜質または膜厚にむらがあり、局部的に弱い個所
がある為と考えられ極端な場合はピンホールの存在にも
つながる恐れも考えられる。上記の局部的膜厚のむらは
特にＳｉゲート（Ｉ）４端附近端で特に著しい。

上述した第１から第３の実施例より明らかなごとく絶縁
膜（旧５として用いる上で好ましい堆積１９− 膜は形成温度が高温であるほど望ましい。特に５００〜
１０００℃が好ましい。すなわち第３の実施例のごとく
、５００℃以下で形成される絶縁膜においては特に絶縁
破壊強度においてバラツキが多い欠点が見出されるのに
対し、第１および第２の実施例でも明らかのようにさら
に高温度で堆積される絶縁膜においてはバラツキも少な
く良好な絶縁膜特性を有している。なお上記の高温度で
堆積される絶縁膜においてはＳｉゲート（Ｉ）４端附近
での不均一な膜厚分布はみられず絶縁膜は下地の形状に
忠実に堆積される。上記絶縁膜の形成温度の上限は下地
Ｓｉゲート（■）４およびその下の半導体基板１の表面
特性の安定性に依存する。

すなわち絶縁膜の形成温度が高すぎるとＳｉゲート（Ｉ
）内の拡散不純物の再分布が生じ、最悪の場合には酸化
膜（１）を突抜けてしまう恐れがある。

また拡散不純物の突抜けが生ぜずともＳｉゲート（■）
４下の半導体基板１の表面特性が変動し半導体装置の閾
値電圧が変ってしまうことも知られている。上述の欠点
をさける為には絶縁膜（■）５の一２０＝ 形成温度として、１０００　’Ｃ以下が好ましい。

上記第１および第２．第３の実施例において、絶縁膜（
ＩＩ）５トしてはＳｉＨ４酸化ノ５ｉＣ）ｓ＋膜、Ｓｔ
（○Ｃ２Ｈ３）４熱分解による５ｉ０２膜オヨび上記各
５ｉｎ２膜に隣または硼素を添加した硅酸ガラスまたは
珪硼酸ガラス、さらにはアルミナ（ＡｎｚＯａ）膜、Ｔ
ｉ２０６．Ｔａ２０６等の堆積膜であればよい。また堆
積法としても加熱反応に限定されず、たとえばプラズマ
中で反応させるごとき堆積法によってもよい。

実施例４゜ 前記第１の実施例における絶縁膜（■）５の形成におい
て１０００℃乾式熱酸化法により４０分間酸化し、Ｓｉ
ゲート（Ｉ）４および半導体基板１の酸化膜を約５００
Ａ形成する。しかる後前記第２の実施例の方法で５ｉａ
Ｎ４膜を約１２００λ堆積させた。上記１２００人のＳ
　ｉ　３　Ｎ　４膜は容量的には７００人の５ｉ０２膜
と実効上等しい膜厚である。上記の熱酸化膜とＳｉ３Ｎ
４膜の二層合せ膜を絶縁膜（■）５とし、しかる後は前
記第１の実施例に基づいて半導体装置を作成した。上記
の半導体装置において、Ｓｉゲー１−（１）４とＳｉゲ
ート（■）６間絶縁膜のリーク電流は２Ｘ１０６Ｖ／印
の電界で約Ｉ　Ｘ　］、　Ｏ−”Ａ／印２、絶縁耐圧は
６〜８　Ｘ　１．　Ｏ’　Ｖ　／　ｃｍとなり前記実施
例２とほとんど同等の優れた特性を示した。さらに前記
実施例２のごと（Ｓｉ３Ｎ４膜が半導体基板１に直接隣
接するごとき構造においてはＳｉ３Ｎ４膜形成後のグラ
スフロー処理工程時の１０００°Ｃの熱処理により半導
体基板１およびフィルド酸化膜２又は酸化膜（Ｉ）３と
Ｓｉ３Ｎ４膜の三者が接する附近１０部分で特に残留応
力がかかり、この部分に多くの結晶欠陥が発生すること
が見出された。

またＳ　ｉ　３　Ｎ　４膜が半導体基板１と直接隣接す
る部分の半導体基板１２表面部分の再結合中心の密度も
増大し、上記部分に蓄積されるべき電荷が消減しやすく
なる欠点も有する。さらにＳｉ３Ｎ４膜が直接半導体基
板１に隣接する構造は半導体素子ｉ　の安定性上不安定
であることも知られている。本実施例は上記第２の実施
例で生ずる欠点を解消し、あわせてリーク電流の低減と
絶縁耐圧の向上をめざしたものである。上述した結晶欠
陥、表面安定性等の問題は、本実施例のごと＜３００Å
以上の熱酸化ＳｉＯ２膜を介してＳｉ３Ｎ４膜を堆積し
た場合においてはまったく問題がなくなった。すなち、
実施例２のごときＳｉ３Ｎ４膜が直接半導体基板ｌに隣
接する場合に発生した結晶、欠陥は本実施例のごとき構
造においてはＸ線回折観察の結果まったく見られなくな
った。また、表面安定化特性も高温印加電圧試験により
、実施例２の構造で数７以上閾値値電圧が変動する条件
においても本実施例のごとき構造においては、０．ＩＶ
以」二の閾電圧の変動しか見出せなくきわめて優れた表
面安定性を示した。本実施例の思想は、堆積膜に帰因す
る欠点を多層重合せ膜にすることにより防止し、しかも
リーク電流や絶縁耐圧の向上をはかることであり、本思
想に基づけば、重合せ絶縁膜の組合せ例は、本実施例の
組合せに限定されることなく熱酸化Ｓｊ、０２膜ＳｉＨ
４酸化の５ｊＯ２膜、Ｓ　ｉ　（ＱＣ２Ｈ５）４熱分解
（７）　Ｓ　ｉ　Ｏ２膜および上２３− 記５ｊＯ２膜に隣またはボロンが添加された珪酸ガラス
または珪硼酸ガラス、さらにはアルミナ（ＡＱ２０３）
膜、Ｔｊ２０Ｂ、ＴａＯ５等の絶縁膜の各組合わせによ
る重合せ絶縁膜であってもよい。

なお本発明において、シリコン電極配線なる表現を用い
てきたが、これは同一のシリコン薄膜にリン、砒素、ボ
ロン、アンチモン等の不純物を高濃度に添加し、所望の
回路方式にしたがって写真蝕刻を行い、ある部分はゲー
ト電極（Ｓｉゲート（Ｉ）または（ＩＩ）と略記してい
る）として用い、他の部分は配線として用いるようにし
ており、シリコン電極または配線の意である。したがっ
てシリコン電極配線として用いるシリコン薄膜は十分低
抵抗でなければならない。ところが十分に不純物を添加
してもシリコン薄膜の抵抗値の低減には限界があり、し
かも、シリコン薄膜の膜厚が１５００λ以下においては
抵抗値は膜厚の反比例側以上に急激に増大する。したが
って１５００Ａ以下のシリコン薄膜を配線に使用するこ
とは、抵２４− 抗が大きくなりすぎること以外に抵抗値が試料ごとに大
きくばらつき、半導体装置（特に集積回路）の歩留り低
下につながり好ましくない。したがって本発明に用いる
シリコン電極配線の膜厚は上記の欠点の生じない１５０
０Å以上の膜厚であることが望ましい。また加工精度の
低下を防ぐためシリコン電極配線膜厚の上限は１μｍ以
下が望ましい。

また上記第１から第４の実施例においては説明の都合上
二層構造のシリコン電極配線の例について述べたが、本
発明の精神によれば三層以上の多層構造を有するシリコ
ン電極配線の場合にも本発明を適用できることは明らか
である。

〔発明の効果〕

以上のように本発明によれば、半導体記憶装置を製造す
るのに、高誘電率の絶縁膜を用いることができ、拡散工
程も自己整合的に行うことができ、ゲート電極を設けた
後でも高温での処理ができる。

また、ゲート電極の抵抗のばらつきも少なくなる。

【図面の簡単な説明】

第１図は従来の半導体記憶装置の製造を示す断面図、第
２図〜第４図は本発明による製造工程を示す図である。 ２７− 第７図 第２図 ！ 菊３目 第１頁の続き ■Ｉｎｔ、ＣＩ、４　識別記号　庁内整理番号Ｈ０１Ｌ
　２９／７８　８４２２−５Ｆ［相］発　明　者　萩　
原　隆　旦　国分寺市東恋ケ窪央研究所内 ０発　明　者　伊　藤　容、吉　国分寺市東恋ケ窪央研
究所内 １丁目２８幡地　株式会社日立製作所中１丁目２８幡地
　株式会社日立製作所中−リＯｃ

Claims (1)

1. 【特許請求の範囲】 ■、下記工程を含むことを特徴とする半導体記憶装置の
   製造方法。 ａ）第１導電型の半導体基板を選択的に酸化してフィル
   ド酸化膜を形成する工程。 ｂ）上記半導体基板表面に高温度酸化法によるシリコン
   酸化膜を形成する工程。 Ｃ）上記シリコン酸化膜上に多結晶シリコン膜を１５０
   ０λ乃至１μｍの厚さに形成する工程。 ｄ）上記多結晶シリコン膜を写真蝕刻法により所望形状
   の第１ゲート電極とし、起部１ゲート電極をマスクにし
   て上記第１のシリコン酸化膜を蝕刻する工程。 ｅ）上記半導体基板及び上記第１ゲート電極上に堆積法
   により絶縁膜を形成する工程。 ｆ）上記絶縁膜上に多結晶シリコン膜を１５００λ乃至
   １μｍの厚さに形成する工程。 ｇ）上記多結晶シリコン膜を写真蝕刻法により所をマス
   クにして上記絶縁膜を蝕刻する工程。 ｈ）上記第１のゲート電極と上記フィルド酸化膜をマス
   クとして上記半導体基板に第２導電型の不純物領域を設
   ける工程。 ｉ）上記半導体基板上全面に高濃度にリンが添加された
   硅フン酸ガラスを形成する工程。 ｊ）上記硅ワシ酸ガラスのうち、上記不純物領域上のう
   ち所望部分、並びに上記第１及び第２ゲート電極上のう
   ち所望部分を写真蝕刻法により選択的に除去する工程。 ｋ）上記蝕刻後の硅ソシ酸ガラスを平滑化する工程。 Ｑ）上記基板全面に真空蒸着法によりアルミニウムを蒸
   着し、写真蝕刻法により不所望部分を除去する工程。