JPS60263473A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS60263473A JPS60263473A JP59119619A JP11961984A JPS60263473A JP S60263473 A JPS60263473 A JP S60263473A JP 59119619 A JP59119619 A JP 59119619A JP 11961984 A JP11961984 A JP 11961984A JP S60263473 A JPS60263473 A JP S60263473A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- electrons
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、基板バイアス電圧によってしきい値電圧の
調整を可能とした。高移動度の二次元電子層をチャンネ
ルとする電界効果トランジスタに関する。
調整を可能とした。高移動度の二次元電子層をチャンネ
ルとする電界効果トランジスタに関する。
（従来の技術）
従来から、変調ドーピングを利用した高電子移動度トラ
ンジスタが提案されている。これらトランジスタのうち
、基板バイアス電圧によってしきい値電圧を調整出来る
ように構成した電界効果トランジスタを第２図に断面図
として示す。
ンジスタが提案されている。これらトランジスタのうち
、基板バイアス電圧によってしきい値電圧を調整出来る
ように構成した電界効果トランジスタを第２図に断面図
として示す。
この従来構造では、２１は基板バイアス用のＡｕＧｅ電
極、２２は厚さが約４００ｋｍの半絶縁性ＧａＡｓ基板
、２３は約２００ＯＡの厚さの不純物無添加（以下アン
ドープと称する）のＡＱ＋ｐ！Ｇａ、、７ＡＳ層、２４
はＳｉがｌＸ１０ｃｍ−３程度添加され厚さが約１５Ｏ
ＡのイーＭ、、３Ｇａ、、７ＡｓＲ１２５は厚さが約１
０００ＡのアンドープＧａＡｓ層、２６はこのアンドー
プＧａＡｓ層２５中の、ｒｉ’ −ｍｏ、３Ｇ ａｏ、
７ Ａ ｓ層２４との接合界面に蓄積された二次元電子
ガス、２７及び２８はＡｕＧｅの電極層からなるソース
及びドレイン電極、２９はこれらソース及びドレイン電
極２７及び２８の下側にｒｅ −ＡＱ□、３ Ｇａｏ、
７ Ａｓ層２４までにＡｕＧｅを拡散して得たが一領域
、そして３０はＴｉ電極層からなるゲート電極である。
極、２２は厚さが約４００ｋｍの半絶縁性ＧａＡｓ基板
、２３は約２００ＯＡの厚さの不純物無添加（以下アン
ドープと称する）のＡＱ＋ｐ！Ｇａ、、７ＡＳ層、２４
はＳｉがｌＸ１０ｃｍ−３程度添加され厚さが約１５Ｏ
ＡのイーＭ、、３Ｇａ、、７ＡｓＲ１２５は厚さが約１
０００ＡのアンドープＧａＡｓ層、２６はこのアンドー
プＧａＡｓ層２５中の、ｒｉ’ −ｍｏ、３Ｇ ａｏ、
７ Ａ ｓ層２４との接合界面に蓄積された二次元電子
ガス、２７及び２８はＡｕＧｅの電極層からなるソース
及びドレイン電極、２９はこれらソース及びドレイン電
極２７及び２８の下側にｒｅ −ＡＱ□、３ Ｇａｏ、
７ Ａｓ層２４までにＡｕＧｅを拡散して得たが一領域
、そして３０はＴｉ電極層からなるゲート電極である。
この従来構造の電界効果トランジスタでは、にＡＱ。、
３ＧａＯ，７Ａｓ層２４内の電子をアンドープＧａＡｓ
層２５内に拡散させてそこに二次元電子ガス２Ｂとして
蓄積させ、このニ次元電子ガス２６を、ソース電極２７
及びドレイン電極２８間に印加した電圧でアンドープ層
２５とｒｉ”−ＭＯ，３Ｇａ６．７Ａｓ層２４との界面
に平行な電界を掛けて、高移動度を持った電子として伝
導させている。
３ＧａＯ，７Ａｓ層２４内の電子をアンドープＧａＡｓ
層２５内に拡散させてそこに二次元電子ガス２Ｂとして
蓄積させ、このニ次元電子ガス２６を、ソース電極２７
及びドレイン電極２８間に印加した電圧でアンドープ層
２５とｒｉ”−ＭＯ，３Ｇａ６．７Ａｓ層２４との界面
に平行な電界を掛けて、高移動度を持った電子として伝
導させている。
この従来の電界効果トランジスタは、伝導電子の流儀を
ゲート電極に印加するゲ〜１・電圧によって調整するが
、基板バイアス用のＡ ＩＩ Ｇ ｅ電極２１に正又は
負のバイアス電圧を印加することにより、この伝導電子
の流量を増加又は減少させることが出来、しきい値電圧
を負又は正の側へとシフトさせることが出来るメリット
を有している。
ゲート電極に印加するゲ〜１・電圧によって調整するが
、基板バイアス用のＡ ＩＩ Ｇ ｅ電極２１に正又は
負のバイアス電圧を印加することにより、この伝導電子
の流量を増加又は減少させることが出来、しきい値電圧
を負又は正の側へとシフトさせることが出来るメリット
を有している。
（発明が解決しようとする問題点）
ところで、半絶縁性ＧａＡｓ基板２２が上述したように
約４００ ｐ−ｍ と厚いため、しきい値電圧を０．Ｉ
Ｖ変化させるのに約２００ｖ前後のバイアス電圧が必要
となっていた。しかしながら、このような高電圧はＩＶ
以下の微小電圧の信号を取り扱う集積回路には適してい
ないため、この従来構造の電界効果トランジスタは集積
回路に組込むことが出来ず、実用的でないという欠点が
あった。
約４００ ｐ−ｍ と厚いため、しきい値電圧を０．Ｉ
Ｖ変化させるのに約２００ｖ前後のバイアス電圧が必要
となっていた。しかしながら、このような高電圧はＩＶ
以下の微小電圧の信号を取り扱う集積回路には適してい
ないため、この従来構造の電界効果トランジスタは集積
回路に組込むことが出来ず、実用的でないという欠点が
あった。
この発明の目的は、電源電圧程度の微小な基板バイアス
電圧によって、しきい値電圧を調整出来る構造の高電子
移動度電界効果トランジスタを提供することにある。
電圧によって、しきい値電圧を調整出来る構造の高電子
移動度電界効果トランジスタを提供することにある。
（問題点を解決するための手段）
この発明の要点は、二次元電子蓄積層の基板側に薄い半
絶縁性半導体層を挟んで良導電性の、アクセプターイオ
ンを高濃度に添加したＶタイプの半導体層を設けた点に
ある。
絶縁性半導体層を挟んで良導電性の、アクセプターイオ
ンを高濃度に添加したＶタイプの半導体層を設けた点に
ある。
従って、この発明の電界効果トランジスタによれば、基
板の上側に電子親和力が大きくアクセプター型不純物が
添加された第一半導体層と、この第一半導体層上に設け
られ、電子親和力が小さく不純物無添加の第二半導体層
と、この第二半導体層上に設けられドナー型不純物が添
加された第三半導体層と、この第三導体層の上側に設け
られ不純物無添加の第四半導体層と、この第四半導体層
上に設けられたソース電極、ドレイン電極及びゲート電
極とを具え、前述の第一半導体層を基板バイアス印加用
電極とし、前述の第二半導体層の厚さを微小基板バイア
ス電圧で前述の第四半導体層に二次元電子ガスを蓄積す
る程度の薄さとし、この蓄積した二次元電子をｎチャン
ネルのキャリアとすることを特徴とするものである。
板の上側に電子親和力が大きくアクセプター型不純物が
添加された第一半導体層と、この第一半導体層上に設け
られ、電子親和力が小さく不純物無添加の第二半導体層
と、この第二半導体層上に設けられドナー型不純物が添
加された第三半導体層と、この第三導体層の上側に設け
られ不純物無添加の第四半導体層と、この第四半導体層
上に設けられたソース電極、ドレイン電極及びゲート電
極とを具え、前述の第一半導体層を基板バイアス印加用
電極とし、前述の第二半導体層の厚さを微小基板バイア
ス電圧で前述の第四半導体層に二次元電子ガスを蓄積す
る程度の薄さとし、この蓄積した二次元電子をｎチャン
ネルのキャリアとすることを特徴とするものである。
（作用）
このような構造の電界効果トランジスタによれば、第一
半導体層をアクセプターイオンを高濃度に添加した、良
導電性の半導体層としてこの半導体層を基板バイアス印
加用電極としており、第二半導体層を薄い半絶縁性半導
体層とし、しかも、第一、第二及び第三半導体層でｐｉ
ｎ構造を形成するので、第一半導体層から二次元電子ガ
スの蓄積する第四半導体層までの厚さが薄くなり、例え
ば０．５ｖという微小の電源電圧程度の基板バイアス電
圧によってＯ，ｔ Ｖ程度のしきい値電圧を調整するこ
とが出来る。
半導体層をアクセプターイオンを高濃度に添加した、良
導電性の半導体層としてこの半導体層を基板バイアス印
加用電極としており、第二半導体層を薄い半絶縁性半導
体層とし、しかも、第一、第二及び第三半導体層でｐｉ
ｎ構造を形成するので、第一半導体層から二次元電子ガ
スの蓄積する第四半導体層までの厚さが薄くなり、例え
ば０．５ｖという微小の電源電圧程度の基板バイアス電
圧によってＯ，ｔ Ｖ程度のしきい値電圧を調整するこ
とが出来る。
さらに、この構造によれば、第一半導体層によって面内
均一に基板バイアス電圧な印加出来るので、各チップに
対してしきい値電圧を調整することが出来ると共に、こ
の調整により各チっプ毎に最適動作を容易に行わせるこ
とが出来る。
均一に基板バイアス電圧な印加出来るので、各チップに
対してしきい値電圧を調整することが出来ると共に、こ
の調整により各チっプ毎に最適動作を容易に行わせるこ
とが出来る。
（実施例）
以下、図面を参照して、この発明の詳細な説明する。
第１図（Ａ）はこの発明の電界効果トランジスタの一実
施例を示す路線的断面図で、第１図（Ｂ）はそのエネル
ギーバンド構造を示す線図である。
施例を示す路線的断面図で、第１図（Ｂ）はそのエネル
ギーバンド構造を示す線図である。
第１図（Ａ）に示すように、■は基板で、例えば、半絶
縁性ＧａＡｓ基板とする。２は基板１１に積層させたア
ンドープ層で、例えば、厚さが２０００Ａ程度のアンド
ープＧａＡｓ層である。３はこのアンドープ層２上に積
層させた、電子親和力が大きくアクセプター型の不純物
が添加された良導電性の第一半導体層で、例えば、Ｂｅ
が３ Ｘ １０ ｃ＋ａ−３程度添加された厚さが約５
００ＯＡのｐ”−ＧａＡｓ層である。この第一半導体層
３を、後述するように、基板バイアス印加用電極として
使用する。４はこの第一半導体層３上に積層され、電子
親和力の小さい第二半導体層で、例えば、厚さが約１ｐ
ｍ以下の、好ｉ ましくｔよ約５°ＯＯＡ程度″″ドー
プＭ・・”６°・・７”層である。５はこの第二半導体
層４上に積層され、電子親和力が小さくドナー型の不純
物が添加された第三半導体層（変調ドーピング層）で、
この場合にはこの層５をＳｉがＩ Ｘ １０ ｃｍ−３
程度添加された厚さ約２００Ａ程度のに−ＡＱ、、Ｇａ
６，７Ａ ５層とする。さらに、この層５−にに積層さ
れた層はスペーサ層６であって、厚さが約８ＯＡのＭ□
、５ Ｇａ、、７ Ａｓ層からなっている。さらに、７
はこのスペーサ層６上に積層された、電子親和力の大き
い第四半導体層であって、この場合にはこの層７を厚さ
が約１０００ＡのアンドープＧａＡｓ層とする。さらに
、８は第四半導体層７であるアンドープＧａＡｓ内の、
第三半導体層５の側、すなわち、スペーサ層６を構成す
るアンドープＡＱ ｏ、３Ｇａ、、７Ａｓ層との接合界
面に蓄積された二次元電子ガスである。また、９及びｌ
Ｏは第四半導体層７を構成するアンドープＧａＡｓ層」
二に設けられＡｕＧｅ電極層から成るソース及びドレイ
ン電極であり、１１はこのアンドープＧａＡｓ層７上に
設けられ、Ｔｉ電極層から成るゲート電極である。そし
て、１２はソース電極９及びドレイン電極ｌＯの下側に
第三半導体層５に達するように設けた高不純物濃度領域
、例えば、ＡｕＧｅを拡散させて設けたｎ＋−領域であ
る。
縁性ＧａＡｓ基板とする。２は基板１１に積層させたア
ンドープ層で、例えば、厚さが２０００Ａ程度のアンド
ープＧａＡｓ層である。３はこのアンドープ層２上に積
層させた、電子親和力が大きくアクセプター型の不純物
が添加された良導電性の第一半導体層で、例えば、Ｂｅ
が３ Ｘ １０ ｃ＋ａ−３程度添加された厚さが約５
００ＯＡのｐ”−ＧａＡｓ層である。この第一半導体層
３を、後述するように、基板バイアス印加用電極として
使用する。４はこの第一半導体層３上に積層され、電子
親和力の小さい第二半導体層で、例えば、厚さが約１ｐ
ｍ以下の、好ｉ ましくｔよ約５°ＯＯＡ程度″″ドー
プＭ・・”６°・・７”層である。５はこの第二半導体
層４上に積層され、電子親和力が小さくドナー型の不純
物が添加された第三半導体層（変調ドーピング層）で、
この場合にはこの層５をＳｉがＩ Ｘ １０ ｃｍ−３
程度添加された厚さ約２００Ａ程度のに−ＡＱ、、Ｇａ
６，７Ａ ５層とする。さらに、この層５−にに積層さ
れた層はスペーサ層６であって、厚さが約８ＯＡのＭ□
、５ Ｇａ、、７ Ａｓ層からなっている。さらに、７
はこのスペーサ層６上に積層された、電子親和力の大き
い第四半導体層であって、この場合にはこの層７を厚さ
が約１０００ＡのアンドープＧａＡｓ層とする。さらに
、８は第四半導体層７であるアンドープＧａＡｓ内の、
第三半導体層５の側、すなわち、スペーサ層６を構成す
るアンドープＡＱ ｏ、３Ｇａ、、７Ａｓ層との接合界
面に蓄積された二次元電子ガスである。また、９及びｌ
Ｏは第四半導体層７を構成するアンドープＧａＡｓ層」
二に設けられＡｕＧｅ電極層から成るソース及びドレイ
ン電極であり、１１はこのアンドープＧａＡｓ層７上に
設けられ、Ｔｉ電極層から成るゲート電極である。そし
て、１２はソース電極９及びドレイン電極ｌＯの下側に
第三半導体層５に達するように設けた高不純物濃度領域
、例えば、ＡｕＧｅを拡散させて設けたｎ＋−領域であ
る。
このような構造のエネルギーバンド構造を第１図（Ｂ）
に示す。尚、この図において、第１図（Ａ）に示した各
層に対応する層には同一番号を付して示す。この図から
も理解出来るよに、変調ドーピング層のｒｅ −Ｍｏ３
Ｇａ、、７ Ａｓ層層内内電子がアンドープＧａＡｓ
層７内に拡散されて、二次元電子ガス８として蓄積され
ている。従って、この場合にも、従来と同様に、ソース
及びドレイン電極９及び１０間に電圧を印加してこの層
５の界面に平行な電界を掛けると、この二次元電子ガス
８は高移動度の電子として伝導し、この伝導電子の流量
を、グーＩ・電極１１に印加するゲート電圧によって制
御すると共に、Ｐ”−ＧａＡｓ層３に対する基板バイア
ス電圧を正又は負の側へ印加することにより増加又は減
少させることが１１来、しきい値電圧を負又は正の側に
シフトさせることことが出来る。
に示す。尚、この図において、第１図（Ａ）に示した各
層に対応する層には同一番号を付して示す。この図から
も理解出来るよに、変調ドーピング層のｒｅ −Ｍｏ３
Ｇａ、、７ Ａｓ層層内内電子がアンドープＧａＡｓ
層７内に拡散されて、二次元電子ガス８として蓄積され
ている。従って、この場合にも、従来と同様に、ソース
及びドレイン電極９及び１０間に電圧を印加してこの層
５の界面に平行な電界を掛けると、この二次元電子ガス
８は高移動度の電子として伝導し、この伝導電子の流量
を、グーＩ・電極１１に印加するゲート電圧によって制
御すると共に、Ｐ”−ＧａＡｓ層３に対する基板バイア
ス電圧を正又は負の側へ印加することにより増加又は減
少させることが１１来、しきい値電圧を負又は正の側に
シフトさせることことが出来る。
この調整は第二半導体層であるアンドープ第二半導体層
４の厚さを微小基板バイアス電圧でも第四半導体層７に
二次元電子ガス８が蓄積する程度の薄さとしたこと及び
この層４の−Ｌ下に設けられたｎ” −ＡＱｏ、３Ｇａ
、、７Ａｓ層５びｐ” −ＧａＡｓ層３がｐｉｎ構造を
形成しているので、基板電圧程度の０．５層程度という
微小のバイアス電圧で、０．１層程度のしきい値電圧を
調整することが出来る。
４の厚さを微小基板バイアス電圧でも第四半導体層７に
二次元電子ガス８が蓄積する程度の薄さとしたこと及び
この層４の−Ｌ下に設けられたｎ” −ＡＱｏ、３Ｇａ
、、７Ａｓ層５びｐ” −ＧａＡｓ層３がｐｉｎ構造を
形成しているので、基板電圧程度の０．５層程度という
微小のバイアス電圧で、０．１層程度のしきい値電圧を
調整することが出来る。
又、この構造では、多層構造内の一層を構成するＰ’−
ＧａＡｓ層３を基板バイアス印加用電極としているので
、半導体層の面内均一に基板バイアス電圧を印加出来る
ので、」−述した調整は、各チップ毎に個別に行うこと
が出来る。従って、各チップ毎に最適な動作条件、すな
わち、しきい値電圧を簡単かつ容易に調整出来ることと
なる。
ＧａＡｓ層３を基板バイアス印加用電極としているので
、半導体層の面内均一に基板バイアス電圧を印加出来る
ので、」−述した調整は、各チップ毎に個別に行うこと
が出来る。従って、各チップ毎に最適な動作条件、すな
わち、しきい値電圧を簡単かつ容易に調整出来ることと
なる。
尚、この発明は上述した実施例にのみ限定されるもので
はない。例えば、アンドープＡＱ、）、３Ｇａ、、７Ａ
ｓ層から成るスペーサ層６はアンドープ層７内を伝導す
る二次元電子ガス８がｎ” −Ｍｏ３０ａ６．７Ａｓ層
５内に形成されたＳｉドナーイオンによってクーロン散
乱を受けてその移動度が低下するのを回避するための層
であるので、必ずしも必要な層ではないので省略しても
良い。
はない。例えば、アンドープＡＱ、）、３Ｇａ、、７Ａ
ｓ層から成るスペーサ層６はアンドープ層７内を伝導す
る二次元電子ガス８がｎ” −Ｍｏ３０ａ６．７Ａｓ層
５内に形成されたＳｉドナーイオンによってクーロン散
乱を受けてその移動度が低下するのを回避するための層
であるので、必ずしも必要な層ではないので省略しても
良い。
さらに、上述したＧａＡｓ及びＡＱ、、、Ｇａ０，７Ａ
ｓ材料の組み合わせを、Ｉｎ０３３Ｇｔｎ７Ａｓ ／
ＩｎＰ 、 Ｇａ０４７１ｎ６，５３Ａｓ／ＡＤｏ、４
．ｙＩ ｎＯ，（１ＡＳ材料で置換しても良い。その場
合、ＧａＡｓをＩ ｎ６．５３Ｇｏｓ７Ａ ｓ又はＧａ
６．４．７１ｎ６）３Ａｓに、ＡＱ、、、 Ｇａｏ、７
ＡｓをＩｎＰ又はＡＱ Ｉｎ Ａｓにそれぞれ置換すれ
ば良い。
ｓ材料の組み合わせを、Ｉｎ０３３Ｇｔｎ７Ａｓ ／
ＩｎＰ 、 Ｇａ０４７１ｎ６，５３Ａｓ／ＡＤｏ、４
．ｙＩ ｎＯ，（１ＡＳ材料で置換しても良い。その場
合、ＧａＡｓをＩ ｎ６．５３Ｇｏｓ７Ａ ｓ又はＧａ
６．４．７１ｎ６）３Ａｓに、ＡＱ、、、 Ｇａｏ、７
ＡｓをＩｎＰ又はＡＱ Ｉｎ Ａｓにそれぞれ置換すれ
ば良い。
（発明の効果）
上述した説明からも明らかなように、この発明の電界効
果トランジスタによれば、第一半導体層をアクセプタイ
オンを高濃度に添加した、良導電性の半導体層としてこ
の半導体層を基板バイアス印加用電極としており、第二
半導体層を薄くしてあり、しかも第一、第二及び第三半
導体層でｐｉｎ構造を形成するので、例えば０．５ｖと
いう電源電圧程度の基板バイアス電圧によって０．１ｖ
程度のしきい値電圧を調整することが出来る。
果トランジスタによれば、第一半導体層をアクセプタイ
オンを高濃度に添加した、良導電性の半導体層としてこ
の半導体層を基板バイアス印加用電極としており、第二
半導体層を薄くしてあり、しかも第一、第二及び第三半
導体層でｐｉｎ構造を形成するので、例えば０．５ｖと
いう電源電圧程度の基板バイアス電圧によって０．１ｖ
程度のしきい値電圧を調整することが出来る。
さらに、この構造によれば、第一半導体層に、 よ・て
面内均一に基板バイアス電圧を印加出来る゛ ので、各
チ・プに対してしきい値電圧を調整することが出来ると
共に、この調整により各チップ毎に最適動作を容易に行
わせることが出来る。
面内均一に基板バイアス電圧を印加出来る゛ ので、各
チ・プに対してしきい値電圧を調整することが出来ると
共に、この調整により各チップ毎に最適動作を容易に行
わせることが出来る。
従って、この発明の電界効果トランジスタはしきい値電
圧の調整の難しいＧａＡｓヘテロ接合電界効果トランジ
スタ等の集積回路に利用して好適である。
圧の調整の難しいＧａＡｓヘテロ接合電界効果トランジ
スタ等の集積回路に利用して好適である。
第１図（Ａ）及び（Ｂ）はこの発明の電界効果トランジ
スタの実施例を示す路線的断面図及びそのエネルギーバ
ンド構造を示す線図。 第２図は従来の基板バイアス電圧によってしきい値電圧
を調整出来る電界効果トランジスタを示す断面図である
。 ｌ・・・基板、 ２・・・不純物無添加層３・・・第一
半導体層、４・・・第二半導体層５・・・第三半導体層
、６・・・スペーサ層７・・・第四半導体層、８・・・
二次元電子ガス９・・・ソース電極、 ｌＯ・・・ドレ
イン電極１１・・・ゲート電極、 １２・・・高不純物
濃度領域。 く ；口 手続補正書（自発） 昭和５８年１２月２９日 特許庁長官 志賀 学 殿 １事件の表示 昭和５８年特許願１１９８１９号２発明
の名称 電界効果トランジスタ ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２９）沖電気工業株式会社 代表者 橋本 南海男 ４代理人 〒１７０ 賞（９８Ｂ）５５８３住所 東京
都豊島区東池袋１丁目２０番地５池袋ホワイトハウスビ
ル８０５号 明細書の特許請求の範囲の欄、発明の詳細な説明の欄 ６補正の内容 別紙の通り （１）、明細書の特許請求の範囲を次の通りに訂正する
。 「特許請求の範囲 １、基板の上側に電子親和力が大きくアクセプター型不
純物が添加された第一半導体層と、該第−半導体層上に
設けられ、電子親和力が小さく不純物無添加の第二半導
体層と、 該第二半導体層上に設けられ１玉■胆方ＪオｊＡドナー
型不純物が添加された第三半導体層と、 該第三導体層の上側に設けられ１五夏机方１迭工区不純
物無添加の第四半導体層と、 該第四半導体層上に設けられたソース電極、ドレイン電
極及びゲート電極と を具え、前記第一半導体層を基板バイアス印加用電極と
し、前記第二半導体層の厚さを微小基板バイアス電圧で
前記第四半導体層に二次元電子ガスを蓄積する程度の薄
さとし、該蓄積した二次元電子ガスをｎチャンネルのキ
ャリアとすることを特徴とする電界効果トランジスタ。 ２、前記第−及び第四半導体層をＧａＡｓで形成し、前
記第二及び第三半導体層を？で形成したことを特徴とす
る特許請求の範囲第１項記載の電界効果トランジスタ。 ３、前記第二半導体層の厚さをＩＩＬｍ以下とすること
を特徴とする特許請求の範囲第１項又は第２項記載の電
界効果トランジスタ。」 （２）、同、第５頁第１２行の「設けられ」を「設けら
れ電子親和力が小さくＪと訂正し、同頁第１３行の「設
けられ」を１設けられ電子親和力が大きくｊと訂正する
。 （３）、同、第１１頁第５行のｒＡＱ Ｉｎ Ａｓ丁を
Ｆ ＭＩ、ＱｚＩｎ、Ｌ５２Ａｓｊ と訂正する。
スタの実施例を示す路線的断面図及びそのエネルギーバ
ンド構造を示す線図。 第２図は従来の基板バイアス電圧によってしきい値電圧
を調整出来る電界効果トランジスタを示す断面図である
。 ｌ・・・基板、 ２・・・不純物無添加層３・・・第一
半導体層、４・・・第二半導体層５・・・第三半導体層
、６・・・スペーサ層７・・・第四半導体層、８・・・
二次元電子ガス９・・・ソース電極、 ｌＯ・・・ドレ
イン電極１１・・・ゲート電極、 １２・・・高不純物
濃度領域。 く ；口 手続補正書（自発） 昭和５８年１２月２９日 特許庁長官 志賀 学 殿 １事件の表示 昭和５８年特許願１１９８１９号２発明
の名称 電界効果トランジスタ ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２９）沖電気工業株式会社 代表者 橋本 南海男 ４代理人 〒１７０ 賞（９８Ｂ）５５８３住所 東京
都豊島区東池袋１丁目２０番地５池袋ホワイトハウスビ
ル８０５号 明細書の特許請求の範囲の欄、発明の詳細な説明の欄 ６補正の内容 別紙の通り （１）、明細書の特許請求の範囲を次の通りに訂正する
。 「特許請求の範囲 １、基板の上側に電子親和力が大きくアクセプター型不
純物が添加された第一半導体層と、該第−半導体層上に
設けられ、電子親和力が小さく不純物無添加の第二半導
体層と、 該第二半導体層上に設けられ１玉■胆方ＪオｊＡドナー
型不純物が添加された第三半導体層と、 該第三導体層の上側に設けられ１五夏机方１迭工区不純
物無添加の第四半導体層と、 該第四半導体層上に設けられたソース電極、ドレイン電
極及びゲート電極と を具え、前記第一半導体層を基板バイアス印加用電極と
し、前記第二半導体層の厚さを微小基板バイアス電圧で
前記第四半導体層に二次元電子ガスを蓄積する程度の薄
さとし、該蓄積した二次元電子ガスをｎチャンネルのキ
ャリアとすることを特徴とする電界効果トランジスタ。 ２、前記第−及び第四半導体層をＧａＡｓで形成し、前
記第二及び第三半導体層を？で形成したことを特徴とす
る特許請求の範囲第１項記載の電界効果トランジスタ。 ３、前記第二半導体層の厚さをＩＩＬｍ以下とすること
を特徴とする特許請求の範囲第１項又は第２項記載の電
界効果トランジスタ。」 （２）、同、第５頁第１２行の「設けられ」を「設けら
れ電子親和力が小さくＪと訂正し、同頁第１３行の「設
けられ」を１設けられ電子親和力が大きくｊと訂正する
。 （３）、同、第１１頁第５行のｒＡＱ Ｉｎ Ａｓ丁を
Ｆ ＭＩ、ＱｚＩｎ、Ｌ５２Ａｓｊ と訂正する。
Claims (1)
- 【特許請求の範囲】 １、基板の上側に電子親和力が大きくアクセプター型不
純物が添加された第一半導体層と、該第−半導体層上に
設けられ、電子親和力が小さく不純物無添加の第二半導
体層と、 該第二半導体層上に設けられドナー型不純物が添加され
た第三半導体層と、 該第三導体層の上側に設けられ不純物無添加の第四半導
体層と、 該第四半導体層上に設けられたソース電極、ドレイン電
極及びゲート電極と を具え、前記第一半導体層を基板バイアス印加用電極と
し、前記第二半導体層の厚さを微小基板バイアス電圧で
前記第四半導体層に二次元電子ガスを蓄積する程度の薄
さとし、該蓄積した二次元電子ガスをｎチャンネルのキ
ャリアとすることを特徴とする電界効果トランジスタ。 ２、前記第−及び第四半導体層をＧａＡｓで形成し、前
記第二及び第三半導体層をＡＱ Ｇａ Ａｓで形成した
ことを特徴とする特許請求の範囲第１項記載の電界効果
トランジスタ。 ３、前記第二半導体層の厚さを１ｇｍ以下とすることを
特徴とする特許請求の範囲第１項又は第２項記載の電界
効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119619A JPS60263473A (ja) | 1984-06-11 | 1984-06-11 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119619A JPS60263473A (ja) | 1984-06-11 | 1984-06-11 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263473A true JPS60263473A (ja) | 1985-12-26 |
Family
ID=14765911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119619A Pending JPS60263473A (ja) | 1984-06-11 | 1984-06-11 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263473A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386575A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JPH01235325A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 半導体装置 |
| US5172197A (en) * | 1990-04-11 | 1992-12-15 | Hughes Aircraft Company | Hemt structure with passivated donor layer |
-
1984
- 1984-06-11 JP JP59119619A patent/JPS60263473A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386575A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JPH01235325A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 半導体装置 |
| US5172197A (en) * | 1990-04-11 | 1992-12-15 | Hughes Aircraft Company | Hemt structure with passivated donor layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1242287A (en) | Semiconductor device exhibiting negative transconductance | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| JPS60263473A (ja) | 電界効果トランジスタ | |
| JPH0770717B2 (ja) | 半導体装置 | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPH0312769B2 (ja) | ||
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS60258971A (ja) | 半導体装置及びその製造方法 | |
| JPS60263471A (ja) | 半導体装置 | |
| JPH03224243A (ja) | 速度変調トランジスタ | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JPH0817232B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS61116875A (ja) | 半導体装置 | |
| JPS60263472A (ja) | 半導体装置 | |
| JPS6032354A (ja) | 半導体集積回路 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH051083Y2 (ja) | ||
| JPH05175494A (ja) | トンネルトランジスタ | |
| JPS61248569A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6196769A (ja) | 電界効果トランジスタ | |
| JPH0346270A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS60231367A (ja) | 半導体装置 |