JPS602697B2 - 情報処理システムの切替方式 - Google Patents
情報処理システムの切替方式Info
- Publication number
- JPS602697B2 JPS602697B2 JP55088681A JP8868180A JPS602697B2 JP S602697 B2 JPS602697 B2 JP S602697B2 JP 55088681 A JP55088681 A JP 55088681A JP 8868180 A JP8868180 A JP 8868180A JP S602697 B2 JPS602697 B2 JP S602697B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- systems
- circuit
- information processing
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は現用系に障害が発生したとき或いは検査のため
同期運転回路を使用することなく予備系に短時間で切替
えることのできる情報処理システムの切替方式に関する
。
同期運転回路を使用することなく予備系に短時間で切替
えることのできる情報処理システムの切替方式に関する
。
電子交換機等のオンライン・リアルタイム・システムに
おいては高い信頼性が要求されるため、同一システムを
２合同期して運転させていた。
おいては高い信頼性が要求されるため、同一システムを
２合同期して運転させていた。
これはシステムのハードウェアに十分な信頼性がなかっ
たためで、一方のシステムの中央処理装置内に設けた照
合回路により、他方のシステムの動作と常に照合をとり
ながらの運転であるから早期障害検出は可能であるが、
高速処理は困難であった。最近になってハードウェアに
ついての信頼性が向上したため、前述のような照合回路
を持たずに、待機予備方式を採用している。これはシス
テムの一方を現用、他方を待機状態としておき、現用系
に障害が発生したとき、待機状態にある系に切替えるこ
とである。第１図はこの方式の説明図であって、システ
ム＃０は中央処理装置ＣＣＯと主記憶菱贋ＭＭＯを有し
、システム＃１はＣＣＩとＭＭＩを有し、それらの間に
同期運転回路ＳＹＣと緊急制御回路ＥＭＣとを設けてい
る。同期運転回路ＳＹＣは両系への同一クロツクの分配
、両系の動作の照合・割込の同期などを行なうように機
成されている。現用系に障害が発生したとき、或いは予
備系についての潜在的な障害を発見するためにシステム
切替を行なう場合には前述の同期運転回路ＳＹＣを使用
し両系の動作が一致することを緊急制御回路ＥＭＣが確
認し系切替回路ＳＥＸを動作させ予備系を現用系として
いた。この切替には当然処理中断時間を最小限に押さえ
て行なわれなければならない。従来の現用・予備切替方
式では予備系を現用系と同期運転状賄婆としてから現用
を切離すため若干の切替時間を要していた。また同期運
転回路が複雑となる欠点があった。本発明の目的は前述
の欠点を改善し同期運転回路を使用することなく、主記
憶装置の内容を一致させる緊急制御手段により予備系へ
切替える方式を提供することにある。
たためで、一方のシステムの中央処理装置内に設けた照
合回路により、他方のシステムの動作と常に照合をとり
ながらの運転であるから早期障害検出は可能であるが、
高速処理は困難であった。最近になってハードウェアに
ついての信頼性が向上したため、前述のような照合回路
を持たずに、待機予備方式を採用している。これはシス
テムの一方を現用、他方を待機状態としておき、現用系
に障害が発生したとき、待機状態にある系に切替えるこ
とである。第１図はこの方式の説明図であって、システ
ム＃０は中央処理装置ＣＣＯと主記憶菱贋ＭＭＯを有し
、システム＃１はＣＣＩとＭＭＩを有し、それらの間に
同期運転回路ＳＹＣと緊急制御回路ＥＭＣとを設けてい
る。同期運転回路ＳＹＣは両系への同一クロツクの分配
、両系の動作の照合・割込の同期などを行なうように機
成されている。現用系に障害が発生したとき、或いは予
備系についての潜在的な障害を発見するためにシステム
切替を行なう場合には前述の同期運転回路ＳＹＣを使用
し両系の動作が一致することを緊急制御回路ＥＭＣが確
認し系切替回路ＳＥＸを動作させ予備系を現用系として
いた。この切替には当然処理中断時間を最小限に押さえ
て行なわれなければならない。従来の現用・予備切替方
式では予備系を現用系と同期運転状賄婆としてから現用
を切離すため若干の切替時間を要していた。また同期運
転回路が複雑となる欠点があった。本発明の目的は前述
の欠点を改善し同期運転回路を使用することなく、主記
憶装置の内容を一致させる緊急制御手段により予備系へ
切替える方式を提供することにある。
以下図面により本発明の実施例について説明する。
第２図は本発明の実施例の構成図を示し、ＳＥＣは切替
順序制御回路、ＳＳＴは系間情報転送回路、ＧＯ０，Ｇ
Ｏ１，ＧＩ０，ＧＩＩはゲ−ト、ＣＣ０，ＣＣＩは処理
装置、ＭＭ０，ＭＭＩは主記憶装置、ＥＭＣは緊急制御
回路を示している。第３図は第２図装置の動作説明図を
示している。＃０を現用系、＃１を予備系として動作ご
せていて系切替が必要となったときは、処理装置ＣＣＯ
における系切替順序制御回路ＳＥＣの指令で系間情報転
送回路ＳＳＴが動作し、ゲートＧＩＯを制御し予備系の
主記憶装置ＭＭＩに対しても書込みを行なわせる。即ち
現用系の処理装置ＣＣＯは現用系主記憶装置ＭＭＯへの
書込み命令実行により転送データを予備系主記憶装置Ｍ
ＭＩにおけるＭＭＯと同一番地に転送して両系主記憶菱
贋の内客を一致させる。そのとき緊急制御回賂ＥＭＣも
起動され、系切替回路ＳＥＸによって一旦両系の停止・
リセットを行ない次に＃１の方に切替える。割込回路Ｉ
ＴＰが動作し緊急処理プログラムを議出して制御を開始
する。緊急処理プログラムは予備系のＭＭＩ内における
固定番地以降に記憶されているからそれを実行して行く
。緊急処理プログラムの中で緊急制御回路ＳＥＣのリセ
ット動作が指令され切替が終了する。なおゲートは系切
替動作のため主記憶装置・処理装置の障害発生個所によ
り適宜使用されるため所定ゲートを開くように制御され
る。
順序制御回路、ＳＳＴは系間情報転送回路、ＧＯ０，Ｇ
Ｏ１，ＧＩ０，ＧＩＩはゲ−ト、ＣＣ０，ＣＣＩは処理
装置、ＭＭ０，ＭＭＩは主記憶装置、ＥＭＣは緊急制御
回路を示している。第３図は第２図装置の動作説明図を
示している。＃０を現用系、＃１を予備系として動作ご
せていて系切替が必要となったときは、処理装置ＣＣＯ
における系切替順序制御回路ＳＥＣの指令で系間情報転
送回路ＳＳＴが動作し、ゲートＧＩＯを制御し予備系の
主記憶装置ＭＭＩに対しても書込みを行なわせる。即ち
現用系の処理装置ＣＣＯは現用系主記憶装置ＭＭＯへの
書込み命令実行により転送データを予備系主記憶装置Ｍ
ＭＩにおけるＭＭＯと同一番地に転送して両系主記憶菱
贋の内客を一致させる。そのとき緊急制御回賂ＥＭＣも
起動され、系切替回路ＳＥＸによって一旦両系の停止・
リセットを行ない次に＃１の方に切替える。割込回路Ｉ
ＴＰが動作し緊急処理プログラムを議出して制御を開始
する。緊急処理プログラムは予備系のＭＭＩ内における
固定番地以降に記憶されているからそれを実行して行く
。緊急処理プログラムの中で緊急制御回路ＳＥＣのリセ
ット動作が指令され切替が終了する。なおゲートは系切
替動作のため主記憶装置・処理装置の障害発生個所によ
り適宜使用されるため所定ゲートを開くように制御され
る。
このようにして本発明によると同期運転回路を使用せず
に系切替ができるため、複雑な回路を特に使用せず経済
的であり、また切替のための処理中断の時間はマイクロ
秒単位で終了するから、電話交換システムに使用すると
き特に有効である。
に系切替ができるため、複雑な回路を特に使用せず経済
的であり、また切替のための処理中断の時間はマイクロ
秒単位で終了するから、電話交換システムに使用すると
き特に有効である。
第１図は従来の待機予備方式を説明する図、第２図は本
発明の実施例の構成図、第３図は第２図の動作説明図で
ある。 ＣＣ０，ＣＣ１・・・・・・処理装置、ＭＭ０，ＭＭ１
・・・…主記憶装置、ＥＭＣ・・・…緊急制御回路、Ｓ
ＥＸ・・・肌系切替回路、ＳＥＣ……系切替順序制御回
勝、ＳＳＴ・・・・・・系間情報転送回路、ＧＯ０，Ｇ
Ｏ１，ＧＩ０，ＧＩ１・・…・ゲート、ＩＴＰ…・・・
割込回路。 第１図第２図 第３図
発明の実施例の構成図、第３図は第２図の動作説明図で
ある。 ＣＣ０，ＣＣ１・・・・・・処理装置、ＭＭ０，ＭＭ１
・・・…主記憶装置、ＥＭＣ・・・…緊急制御回路、Ｓ
ＥＸ・・・肌系切替回路、ＳＥＣ……系切替順序制御回
勝、ＳＳＴ・・・・・・系間情報転送回路、ＧＯ０，Ｇ
Ｏ１，ＧＩ０，ＧＩ１・・…・ゲート、ＩＴＰ…・・・
割込回路。 第１図第２図 第３図
Claims (1)
- １ 各々主記憶装置と周辺装置を備えた２系統の処理装
置を現用系・予備系に切替えて使用する情報処理システ
ムの切替方式において、現用系処理装置から予備系処理
装置へ切替えるとき、両系を一旦停止・リセツトさせる
切替順序制御回路と、前記切替順序制御回路の出力を得
て予備系主記憶装置の固定番地から予備系がプログラム
を実行できるようにした緊急制御手段と、予備系の主記
憶装置に対して情報を書込み制御する系間情報転送手段
とを具備し、予備系へ切替えるとき前記系間情報転送手
段により両系主記憶装置の内容を一致させてから前記緊
急制御手段によって予備系へ切替えることを特徴とする
情報処理システムの切替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55088681A JPS602697B2 (ja) | 1980-06-30 | 1980-06-30 | 情報処理システムの切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55088681A JPS602697B2 (ja) | 1980-06-30 | 1980-06-30 | 情報処理システムの切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714951A JPS5714951A (en) | 1982-01-26 |
| JPS602697B2 true JPS602697B2 (ja) | 1985-01-23 |
Family
ID=13949565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55088681A Expired JPS602697B2 (ja) | 1980-06-30 | 1980-06-30 | 情報処理システムの切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602697B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314746A (ja) * | 1995-05-12 | 1996-11-29 | Nec Corp | ２重化処理装置の系切換え制御方法および装置 |
-
1980
- 1980-06-30 JP JP55088681A patent/JPS602697B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714951A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113573B2 (ja) | ||
| JPH0496163A (ja) | Ｄｍａコントローラ | |
| JPS602697B2 (ja) | 情報処理システムの切替方式 | |
| JPH0232652B2 (ja) | ||
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPS593916B2 (ja) | 再開処理方式 | |
| JP2624106B2 (ja) | 交換システムにおけるバックアップファイルの自動検証処理方法 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPH01259438A (ja) | 制御装置 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH04336622A (ja) | 電子ディスクサブシステム | |
| JPS6247764A (ja) | 同時書込み回路 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS6044704B2 (ja) | デジタル入力装置の誤動作検出方法および装置 | |
| JPS59188702A (ja) | プログラマブル・コントロ−ラ | |
| JPS61127002A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS59171093A (ja) | 記憶回路の記憶デ−タ変更方式 | |
| JPS6211747B2 (ja) | ||
| JPS63213020A (ja) | 磁気デイスク装置 | |
| JPH05151109A (ja) | 主記憶データ保障機構 | |
| JPH0247028B2 (ja) | ||
| JPH09325935A (ja) | バス切り換え回路 |