JPS6247764A - 同時書込み回路 - Google Patents
同時書込み回路Info
- Publication number
- JPS6247764A JPS6247764A JP60187581A JP18758185A JPS6247764A JP S6247764 A JPS6247764 A JP S6247764A JP 60187581 A JP60187581 A JP 60187581A JP 18758185 A JP18758185 A JP 18758185A JP S6247764 A JPS6247764 A JP S6247764A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- circuit
- signal
- bus
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は制御部と複数のＩ／Ｏパネルとから構成される
装置の同時書込み回路に関し、特に複数のＩ／Ｏ装置を
同時に制御するためのＩ／Ｏパネル内部の同時書込み回
路に関する。
装置の同時書込み回路に関し、特に複数のＩ／Ｏ装置を
同時に制御するためのＩ／Ｏパネル内部の同時書込み回
路に関する。
（従来の技術）
従来、この種の回路としては、工／Ｏパネル上での機器
の選択を制御部から実施するときに、制御部の側から複
数のＩ／Ｏパネルに対して同時に機器選択信号をパスラ
インとは別に設定して出力する方式が採用されていた。
の選択を制御部から実施するときに、制御部の側から複
数のＩ／Ｏパネルに対して同時に機器選択信号をパスラ
インとは別に設定して出力する方式が採用されていた。
（発明が解決しようとする問題点）
上述した従来の同時書込み回路では、制御部側またはＩ
／Ｏパネルの一つを特殊に、機器選択機能をもったもの
にする必要があった。例えば、選択盤をＩ／Ｏバスから
分岐させて複数の機器選択信号を各Ｉ／Ｏパネルに送出
しておき、複数の機器選択信号を発生させてからＩ／Ｏ
パネルへデータを書込む必要があるという欠点がある。
／Ｏパネルの一つを特殊に、機器選択機能をもったもの
にする必要があった。例えば、選択盤をＩ／Ｏバスから
分岐させて複数の機器選択信号を各Ｉ／Ｏパネルに送出
しておき、複数の機器選択信号を発生させてからＩ／Ｏ
パネルへデータを書込む必要があるという欠点がある。
本発明の目的は、あらかじめＩ／Ｏパネル側に同時書込
み手段を内蔵させて、同時書込みに使用される工／Ｏパ
ネルグループにインターフェースラインを設けておくこ
とにより上記欠点を除去し、機器選択信号を使用せずに
同時に書込みが実行できるように構成した同時書込み回
路を提供することにある。
み手段を内蔵させて、同時書込みに使用される工／Ｏパ
ネルグループにインターフェースラインを設けておくこ
とにより上記欠点を除去し、機器選択信号を使用せずに
同時に書込みが実行できるように構成した同時書込み回
路を提供することにある。
（問題点を解決するための手段）
本発明による同時書込み回路は、記憶回路と、デコード
回路と、比較回路と、同時書込み回路とを具備し、Ｉ／
Ｏパネル内に装着して構成したものである。
回路と、比較回路と、同時書込み回路とを具備し、Ｉ／
Ｏパネル内に装着して構成したものである。
記憶回路は、Ｉ／Ｏバス上のデータと動作指令信号とを
入力するためのものである。
入力するためのものである。
デコード回路は、工／Ｏバス上のデータと機器選択信号
とを入力してパネル内＆’ｌＪ御指令を出力するための
ものである。
とを入力してパネル内＆’ｌＪ御指令を出力するための
ものである。
比較回路は、Ｉ／Ｏパネル番号固有情報と工／Ｏパス上
のデータとを入力して機器選択信号を出力するためのも
のである。
のデータとを入力して機器選択信号を出力するためのも
のである。
同時書込み回路は、パネル内制御指令を受けて同時書込
み設定信号を出力するためＣものである。
み設定信号を出力するためＣものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による同時書込み回路を含むパネル内
部の一実施例を示すブロック図である。
部の一実施例を示すブロック図である。
第１図において、／Ｏ０は現用のＩ／Ｏパネル、２００
は予備のＩ／Ｏパネル、３００はＩ／Ｏバス、１１．１
９はそれぞれ記憶回路、１２はデコード回路、１３は比
較回路、１４は同時書込み設定回路、１５．２０はそれ
ぞれＡＮＤゲート、１６．２１はそれぞれＯＲゲート、
１７．２２はそれぞれＮＡＮＤゲート、１８．２３はイ
ンバータである。
は予備のＩ／Ｏパネル、３００はＩ／Ｏバス、１１．１
９はそれぞれ記憶回路、１２はデコード回路、１３は比
較回路、１４は同時書込み設定回路、１５．２０はそれ
ぞれＡＮＤゲート、１６．２１はそれぞれＯＲゲート、
１７．２２はそれぞれＮＡＮＤゲート、１８．２３はイ
ンバータである。
第１図に示す装置の構成において、複数のＩ／Ｏパネル
のうち、現用／予備構成されたＩ／Ｏパ菜ル／Ｏ０．２
００があって、常に両方とも同じデータが書込まれてい
なければならない。したがって、一方が障害によシ運用
状態から待機状態へ切替っても、システムでは次の処理
に問題がないように構成する必要がある場合には、第１
図で示したような構成が採用される。
のうち、現用／予備構成されたＩ／Ｏパ菜ル／Ｏ０．２
００があって、常に両方とも同じデータが書込まれてい
なければならない。したがって、一方が障害によシ運用
状態から待機状態へ切替っても、システムでは次の処理
に問題がないように構成する必要がある場合には、第１
図で示したような構成が採用される。
まず、制御部（図示してない）よシ運用中の工／Ｏ側へ
データを書込めば、現用／予備パネル／Ｏ０．２００の
両方へ常に同一のデータが書込まれることを説明する。
データを書込めば、現用／予備パネル／Ｏ０．２００の
両方へ常に同一のデータが書込まれることを説明する。
制御部よりＩ／Ｏバス３００を介して信号線６から比較
回路１３にＩ／Ｏパネル番号情報を入力すると、比較回
路１ｓは上記情報とパネルの内部または信号線７を介し
てバックボードに設定されたＩ／Ｏパネル番号固有情報
を比較する。上記両者が一致したならば、信号線９上に
機器選択信号を出力する。デコード回路１２は信号線９
上の機器選択信号とＩ／Ｏバス３０口への入力とから、
同時書込み設定指令を作成して信号線／Ｏに出力する。
回路１３にＩ／Ｏパネル番号情報を入力すると、比較回
路１ｓは上記情報とパネルの内部または信号線７を介し
てバックボードに設定されたＩ／Ｏパネル番号固有情報
を比較する。上記両者が一致したならば、信号線９上に
機器選択信号を出力する。デコード回路１２は信号線９
上の機器選択信号とＩ／Ｏバス３０口への入力とから、
同時書込み設定指令を作成して信号線／Ｏに出力する。
同時書込み設定回路１４は信号線／Ｏから指令を入力し
て、信号線５へ同時書込み設定信号を出力してラッチす
る。
て、信号線５へ同時書込み設定信号を出力してラッチす
る。
次に、制御部はＩ／Ｏバス３００の情報を一部分変更し
て比較回路１３よシ信号線９上へ機器選択信号を出力し
、デコード回路１２よシ信号線８へ記憶回路選択指令を
出力させると、ＡＮＤゲート１ｓは信号線４上へ記憶回
路動作指令信号を送出し、ＯＲゲート１ＢとＮＡＮＤゲ
ート１７とに送出する。ＯＲゲート１６を通過した記憶
回路動作指令信号は記憶回路１１へ入力され、■／Ｏバ
ス３００の内容が記憶回路１１に書込まれる。さらに、
ＮＡＮＤゲート１７では信号線４上の記憶回路動作指令
信号と信号線５上の同時書込み設定信号とによってＮＡ
ＮＤ演算され、その出力は同時書込み指令信号として信
号線１を介して信号線２に送出され、予備のＩ／Ｏパネ
ル２００の同時書込み指令信号となる。この信号は、予
備の工／Ｏパネル２００の内部のＯＲゲート２１を介し
て記憶回路１９へ送出され、予備のＩ／Ｏパネル２００
の内部にも同一〇データが書込まれる。
て比較回路１３よシ信号線９上へ機器選択信号を出力し
、デコード回路１２よシ信号線８へ記憶回路選択指令を
出力させると、ＡＮＤゲート１ｓは信号線４上へ記憶回
路動作指令信号を送出し、ＯＲゲート１ＢとＮＡＮＤゲ
ート１７とに送出する。ＯＲゲート１６を通過した記憶
回路動作指令信号は記憶回路１１へ入力され、■／Ｏバ
ス３００の内容が記憶回路１１に書込まれる。さらに、
ＮＡＮＤゲート１７では信号線４上の記憶回路動作指令
信号と信号線５上の同時書込み設定信号とによってＮＡ
ＮＤ演算され、その出力は同時書込み指令信号として信
号線１を介して信号線２に送出され、予備のＩ／Ｏパネ
ル２００の同時書込み指令信号となる。この信号は、予
備の工／Ｏパネル２００の内部のＯＲゲート２１を介し
て記憶回路１９へ送出され、予備のＩ／Ｏパネル２００
の内部にも同一〇データが書込まれる。
制御部が予備側パネルを選択して、記憶回路１１９ヘデ
ータが書込まれた場合も、上記と同様な手順で双方の記
憶回路１１．１９には常に同一のデータが書込まれる。
ータが書込まれた場合も、上記と同様な手順で双方の記
憶回路１１．１９には常に同一のデータが書込まれる。
（発明の効果）
以上説明したように本発明は、同時書込みが必要となる
Ｉ／Ｏパネルにあらかじめ同時書込み設定回路を備え、
インターフェース信号を与えておくことによシ、常に同
時書込みを実施し、Ｉ／Ｏパネルが現用／予備切替えを
実施した場合でも、常に運用となったパネル上に現在の
システム情報が保持されるという効果がある。
Ｉ／Ｏパネルにあらかじめ同時書込み設定回路を備え、
インターフェース信号を与えておくことによシ、常に同
時書込みを実施し、Ｉ／Ｏパネルが現用／予備切替えを
実施した場合でも、常に運用となったパネル上に現在の
システム情報が保持されるという効果がある。
第１図は、本発明による同時書込み回路を含むパネル内
部の一実施例を示すブロック図である。 １１・・・記憶回路 １２・Φ・デコード回路 １３・・・比較回路 １４・・・同時書込み設定回路 １〜／Ｏ・・・信号線
部の一実施例を示すブロック図である。 １１・・・記憶回路 １２・Φ・デコード回路 １３・・・比較回路 １４・・・同時書込み設定回路 １〜／Ｏ・・・信号線
Claims (1)
- Ｉ／Ｏバス上のデータと動作指令信号とを入力するため
の記憶回路と、前記Ｉ／Ｏバス上のデータと機器選択信
号とを入力してパネル内制御指令を出力するためのデコ
ード回路と、Ｉ／Ｏパネル番号固有情報と前記Ｉ／Ｏバ
ス上のデータとを入力して前記機器選択信号を出力する
ための比較回路と、前記パネル内制御指令を受けて同時
書込み設定信号を出力するための同時書込み回路とを具
備し、Ｉ／Ｏパネル内に装着して構成したことを特徴と
する同時書込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187581A JPH0664561B2 (ja) | 1985-08-27 | 1985-08-27 | 同時書込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187581A JPH0664561B2 (ja) | 1985-08-27 | 1985-08-27 | 同時書込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247764A true JPS6247764A (ja) | 1987-03-02 |
| JPH0664561B2 JPH0664561B2 (ja) | 1994-08-22 |
Family
ID=16208609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187581A Expired - Fee Related JPH0664561B2 (ja) | 1985-08-27 | 1985-08-27 | 同時書込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664561B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078642A (ja) * | 2003-08-29 | 2005-03-24 | Thomson Licensing Sa | 制御装置、スマートカード読取起動装置及び関連する製品 |
-
1985
- 1985-08-27 JP JP60187581A patent/JPH0664561B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078642A (ja) * | 2003-08-29 | 2005-03-24 | Thomson Licensing Sa | 制御装置、スマートカード読取起動装置及び関連する製品 |
| US8561120B2 (en) | 2003-08-29 | 2013-10-15 | Thomson Licensing S.A. | Control device, smart card reading activation device and associated products |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0664561B2 (ja) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3303474A (en) | Duplexing system for controlling online and standby conditions of two computers | |
| US3470542A (en) | Modular system design | |
| JPH0472255B2 (ja) | ||
| JPH01119995A (ja) | 半導体メモリ | |
| JPH10208469A (ja) | 半導体メモリ装置 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| KR0141288B1 (ko) | 내부버스 확장형태를 갖는 이중화된 제어장치 | |
| SU930274A1 (ru) | Устройство программного управлени исполнительными механизмами | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| JPH01140253A (ja) | バンクメモリ切換え制御方式 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH03233744A (ja) | 予備系ルート試験方式 | |
| JP2720527B2 (ja) | 二重化制御回路 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JP2000231512A (ja) | 高速メモリコピー方法およびコピー回路 | |
| JPS5932807B2 (ja) | クロツク切換方式 | |
| JPH0419898A (ja) | 自動読出し回路付き不揮発性メモリ | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPS6342598A (ja) | 時分割多重方式通話路制御装置 | |
| JPS63196968A (ja) | 入出力制御装置 | |
| JPH08202610A (ja) | レジスタ制御回路 | |
| JPS5940796A (ja) | 集中監視方式 | |
| JPS6027951A (ja) | 計算機システムの二重化カレンダ機構 | |
| JPS602697B2 (ja) | 情報処理システムの切替方式 | |
| JPH01155600A (ja) | Ｌｓｉ試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |