JPS602700B2 - プログラムシ−ケンス検出装置 - Google Patents

Description

【発明の詳細な説明】 情報処理装置において所定のプログラムシーケンスを実
行した杏かを検出するプログラムシーケンス検出装置に
関する。

従来、この種のプログラムシーケンスの検出を行なおう
とする場合、検査開始又は検査終了の条件の設定は、被
測定装置からの入力情報と測定器上のスイッチに指定さ
れた情報を比較することにより行なわれていた。

通常、このスイッチは、３つのポジションを有し、比較
条件を“１”、“０”からなる期待値と比較するか“仇
ｎ′ｔＣａ比”（比較しない）で指定し、入力情報がこ
のスイッチに指定した情報と一致した時に検査開始又は
検査終了信号を発生する。本例の欠点は、検査開始又は
、検査終了信号の条件を一条件しか設定できず、時間的
に変化する順序事象として設定できない事である。特に
、プログラム制御又はマイクロプログラム制御で処理さ
れる情報処理菱魔の事象を測定したい場合、検査開始又
は検査終了の条件をプログラムアドレスの一連のシーケ
ンスで指定したい場合が多いが、上記方式では、条件設
定が不可能である。本発明の目的は、検出したいプログ
ラムシーケンスを比較情報、マスク情報及び制御情報を
含む期待値の集合により予め記憶回路に記憶しておき、
情報処理装置から送られてくる制御信号に同期して、情
報処理装置から送られてくる入力情報と記憶回路中の期
待値とを逐次比較することにより、入力情報の中から、
任意のプログラムシーケンスを検出できるようにした装
置を提供するものである。

本発明は 情報処理装置で実行された命令のアドレスを一旦格納す
るアドレス格納手段と、検出すべきシーケンスで配置さ
れ、少なくともプログラムシーケンスの検査開始番地と
検査終了番地とを含む検出すべきアドレスとこのアドレ
スが検査終了番地であるか否かを示す制御情報とを記憶
する記憶手段と、前記アドレス格納手段に格納されたア
ドレスと前記記憶手段に格納された検出すべきアドレス
とが一致したとき一致信号を出力する比較手段と、前記
記憶手段からの前記制御情報が検査の終了を指示してい
ない場合において、前記比較手段から一致信号を出力さ
れたときには少なくとも前記記憶手段の次の検出すべき
アドレスを前記比較手段に供給し、前記制御データが検
査の終了を指示している場合において、前記比較手段か
ら一致信号が出力された場合、該当するプログラムシー
ケンスが検出されたことを示す信号を出力し、前記比較
手段から一致信号が供給されない場合、前記検査開始番
地のアドレスを前記比較手段に供給する手段を含むこと
を特徴とするプログラムシーケンス検出装置を構成する
。

次に本発明の一実施例について図面を参照して説明する
。

第１図を参照すると本発明の一実施例は、大きく分ける
と入力回路４、比較回路５、制御回路６及び記憶回路７
より構成される。入力回路４は、情報処理装置１からプ
ログラムアドレス又はマイクロプログラムアドレスを含
む入力回路２とその情報の受取のタイミングを示す制御
信号３を受け取り、レベル変換等を行った後、入力情報
１６及び制御信号１７を比較回路５及び制御回略６に対
して送出する。記憶回路７は、検出すべきプログラムシ
ーケンスを制御情報、比較情報及びマスク情報を含む期
待値の集合により記憶するものであり、制御回路６から
諸取信号１１とアドレス信号１２を受け取ると読み取り
動作の後、比較回路５に対して、比較情報８とマスク情
報９を、又、制御回路６に対し、制御情報１０を送出す
る。比較回路５は、入力回路４から送られてくる入力情
報１６と、記憶回路７から送られてくる比較情報８を比
較し、その比較結果を制御回路６から送られてくる比較
指示信号１３に応答して、比較結果信号１４を制御回路
６へ送出する。なお、入力情報１６、比較情報８は同じ
ビット数から構成されており、比較方法としては、入力
情報１６と比較情報８を比較すると云う方法で行なう。
制御回路６は、情報処理装置１から送られてくる制御信
号３に同期して読取信号１１、アドレス信号１２及び比
較指示信号１３を発生する事及び予め指定した全てのプ
ログラムシーケンスを検出した場合に測定器に対して事
象検出信号１５を送出する。次に動作の説明をする。

まず初期準備のために記憶装置に所定の期待値を格納す
る。上記の準備が完了し、動作が開始すると、情報処理
装置１から入力情報２と制御信号３が送られている。制
御回路６は、制御信号３に対応した制御信号１７を受け
ると記憶回路７に対し、アドレス信号１２と謙取信号１
１を送出する。この場合、動作開始時なので、アドレス
信号１２は、初期値（開始番地）が送出される。記憶回
路７は読敬信号１１を受け取ると、アドレス信号１２で
示される番地から期待値を読み出し、比肌鉢灯情報８と
マスク情報９を比較回路５へ、制御情報１０を制御回路
６へ送母する。次に、制御回路６は、比較回路５に対し
、比較指示信号１３を送出する。比較回路５は当該信号
を受け取ると入力情報１６と比較情報８をマスク情報９
の制御のもとに前述の方法で比較し、その結果を比岬鮫
結果信号１４として、制御回路６へ送出する。制御回路
６は、前述のように制御情報１０の指示に従い比較結果
信号１４を受け取る。以上は、どのような情報にもとづ
いても共通に動作する部分であり、以下に説明する部分
は、このうちの制御情報によって動作の態様が異なる。
まず、その制御情報の千概略から説明する。第２図は、
記憶回路中に記憶されている検出すべきプログラムシー
ケンスの期待値のフオーマツトを示している。１語の構
成は、制御回路５に対して各種制御の指示を行なう制御
情報、入力情報２と比較すべき情報を示す比較情報及び
比較の対象にすべきビットを指示するマスク情報より成
る。

次に制御情報について説明する。

制御情報の機能は大きく分けて二つの機能を持っている
。第１の機能は、制御情報の第１ビット目（最左端ビッ
ト）の機能であり、このビットは、期待値情報の終了を
示す。即ち、第１ビット目が“１”ならば、この期待値
との比較結果が一致（比鮫結果１４＝１）ならば、測定
器に対して事象検出信号１５を送出して動作を終了する
事を示す。但し、不一致（比較結果信号１４＝０）なら
ばアドレス信号１２を初期値（開始番地）へ戻す。第２
の機能は、第２ビット目以降のエリアで、ダミーステッ
プの回数を指示する事である。ここで、ダミーステップ
とは、比較結果信号１４を無視し、アドレス信号にも更
新しないステップを示す。本機能により、比較する必要
のないプ。グラムシーケンスを飛ばす事ができ、記憶回
路７に記憶する期待値情報を減す事ができる。以下にダ
ミーステップの例を示す。

ダミーステップの例 あるステップ（Ｓｏとする）に於ける状態を下記の通り
とする。

これは初期状態で記憶回路７に格納される。アドレス信
号１２＝Ａｏ 比比較日情報８＝Ｅｏ ダミーステップ回数＝ｎ 入力情報２＝Ｎｏ なお、ダミーステップの回数は、その値により、下記の
意味をもつ。

０の場合：ダミーステップは、挿入せず、直ちに比較結
果を受け取る。

１〜ｎ（ｎミａｌｌ１）の場合：ｎ回のダミーステップ
実行の後、比較結果を受け取る。

ａｌｌｌの場合：本期待値に示されている比較情報に等
しい入力情報が現われるまで、次の期値へ進まない。

これらの状態は、ステップ信号が進む毎に（すなわち制
御信号３を受け取る毎に）下記のように変化し、結局ｎ
ステップのダミーステップが入った事が分る。

次に動作開始前に検出したいプログラムシーケンスの期
待値を第２図に示すフオーマットで記憶回路７へ格納す
る。

説明を理解し易くするため、第１表に実行すべきその命
令シーケンスの一例を示す。第１表 このうちダミーステップが０の場合、すなわち検出すべ
き命令に対応されたアドレスが１つずつ格納された場合
について説明する。

第２表 この場合、第１表に掲げられた実行順序１のアドレスａ
と第２表に掲げられた記憶回路７に格納されたアドレス
ａとが比較され一致がとちれるため次の実行順序２のア
ドレスｂと第２表に掲げられたアドレスｂとが比較され
る。

この繰り返しでアドレスｄまでが比較され、次に実行順
序５のアドレスｅと第２表に掲げられた記憶回路７に格
納されたアドレスｆとが比較される。終了指示が示され
ていて比較結果が不一致であるため検査開始番地である
アドレスａと実行順序６のアドレスａとが比較される。
もし、この段階でアドレスａ以外の別のアドレスを実行
したとしても検査開始番地であるアドレスａが実行され
るまで比較され続ける。同様の繰り返しで、実行順序１
５のアドレスｆと期待値であるアドレスｆとが一致した
場合、終了指示がなされているため終了信号が出力され
る。この終了信号は第２表に示したプログラムシーケン
スの命令群が実行されたことを示している。次にダミー
ステップがａｌｌｌでない場合でダミーステップ数が１
〜ｎ（ｎ二ａｌｌｌ）回数である場合の例を示す。例え
ば第３表に示される内容が記憶回路７に格納されている
と想定されたい。第３表この場合の動作は、まずアドレ
スａが比較されるところまでは第１表と第２表との関係
と同機な動作である。

次にダミー情報が１のアドレスが３ステップ連続する。
すなわち、この期間は比較手段で比較をしない。しかし
ながら第４ステップ目の段階で実行順序５の実行アドレ
スａと期待値であるアドレスｆとが比較され不一致信号
が出力される。この場合終了指示がされているため検査
開始番地であるアドレスａが次の実行アドレスａと比較
されることになる。以後の動作は第１表と第２表との関
係と同様である。次にダミー情報がａｌｌｌであれば記
憶回路２の中に格納される内容は第４表に示した内容で
よい。第４表 すなわち、この場合の動作は、まず実行順序１のアドレ
ス情報ａと期待値であるアドレス情報ａとの比較がとら
れ、比較結果の一致がとられるため、次の比較すべき期
待値はｄとなる。

これは、実行順序２、３まで期待値ｄと比較されるが一
致しないことを意味する。この結果、次に実行順序４の
アドレス情報ｄと期待値であるアドレスｄとの比較がと
られ、比較結果の一致がとられるため次の比較すべき期
待値はｆとなる。しかしながら実行順序５のアドレス情
報はｅであるため比較結果は一致がとられない。しかも
終了指示がなされているため次の実行結果のアドレス情
報は検査開始番地であるアドレスａと比較されることに
なる。これを繰返して実行順序１５のアドレスｆと期待
値であるアドレスｆとが一致するまで続けられ、この状
態において終了信号を出力する。なお、ダミー情報は第
１表と第２表との関係、第１表と第３表との関係が予め
明白な場合は、必ずしも必要でない。また、比較情報と
ともにマスク情報を格納し、マスク情報でマスクされて
いない（いる）比較情報のみを比較対象としてもよい。
本発明、以上説明したように、第１図に示すような構成
をとる事により、ロジックアナライザのような測定器に
対して、複雑なプログラムシーケンス事象をもとにした
測定開始信号又は、測定終了信号を送出可能ならしめる
効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示したブロック図
、第２図は記憶回路中の期待値のフオ−マットを示す。 １・・・…情報処理装置、２，１６・・・・・・入力情
報、３，１７・・・…制御信号、４・・・…入力回路、
５…・・・比較回路、６・・・・・・制御回路、７・・
・・・・記燈回路、８…・・・比較情報、９・・・・・
・マスク情報、１０…・・・制御情報、１１・・・・・
・読み取り信号、１２・・・…アドレス信号、１３・・
・・・・比較指示信号、１４…・・・比較結果信号、１
５・・…・事象検出信号。矛′図 オ２図

Claims (1)

【特許請求の範囲】
1. １ 情報処理装置で実行された命令のアドレスを一旦格
   納するアドレス格納手段と、 検出すべきシーケンスで
   配置され少なくともプログラムシーケンスの検査開始番
   地と検査終了番地とを含む検出すべきアドレスとこのア
   ドレスが検査終了番地であるか否かを示す制御情報とを
   記憶する記憶手段と、 前記アドレス格納手段に格納さ
   れたアドレスと前記記憶手段に格納された検出すべきア
   ドレスとが一致したとき一致信号を出力する比較手段と
   、 前記記憶手段からの前記制御情報が検査の終了を指
   示していない場合において前記比較手段から一致信号が
   出力されたときには少なくとも前記記憶手段の次の検出
   すべきアドレスを前記比較手段に供給し、前記制御情報
   が検査の終了を示している場合において前記比較手段か
   ら一致信号が出力されたときには該当するプログラムシ
   ーケンスが検出されたことを示す信号を出力し、前記制
   御情報が検査の終了を示しているかまたは示していない
   場合において前記比較手段から一致信号が供給されない
   ときには前記検査開始番地のアドレスを前記比較手段に
   供給する制御手段を含むことを特徴とするプログラムシ
   ーケンス検出装置。