JPS6029903B2 - 周波数偏差検出器 - Google Patents
周波数偏差検出器Info
- Publication number
- JPS6029903B2 JPS6029903B2 JP15648180A JP15648180A JPS6029903B2 JP S6029903 B2 JPS6029903 B2 JP S6029903B2 JP 15648180 A JP15648180 A JP 15648180A JP 15648180 A JP15648180 A JP 15648180A JP S6029903 B2 JPS6029903 B2 JP S6029903B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- integrator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】
この発明は、入力信号の周波数と設定周波数との偏差に
依存した直流出力を生じる周波数偏差検出器に関するも
のである。
依存した直流出力を生じる周波数偏差検出器に関するも
のである。
一般に、周波数偏差検出器は、回転体の回転速度の自動
制御用として、回転速度の実際値と設定値の偏差を周波
数偏差として取り出し、この周波数偏差が零になるよう
に操作部を作動させる調節装置の入力要素として使用さ
れる。
制御用として、回転速度の実際値と設定値の偏差を周波
数偏差として取り出し、この周波数偏差が零になるよう
に操作部を作動させる調節装置の入力要素として使用さ
れる。
このため、この種の周波数偏差検出器は、比較的高い検
出精度を有し、しかも応答速度を損うことなく、リプル
を最小限に抑制し得ることが望まれる。従来、この種の
周波数偏差検出器として、第１図に示す回路構成からな
るものが知られている。
出精度を有し、しかも応答速度を損うことなく、リプル
を最小限に抑制し得ることが望まれる。従来、この種の
周波数偏差検出器として、第１図に示す回路構成からな
るものが知られている。
すなわち、第１図に示す回路は、入力端子１０と出力端
子１２とを備え、これらの端了‐間に波形整形回路１４
，制御回路！６，給電回路１８，フィルタ増幅器２０，
スイッチ２２，２３および反転増幅器２４を接続配置し
た構成からなる。なお、前記制御回路１６は、フリップ
フロップ２６と、基準発信器２８と、ゲート３０と、デ
ィジタルカウンタ３２とから構成されている。しかるに
、このように構成された従来の周波数偏差検出器の動作
は次の通りである。今、入力端子１０‘こ禾知の周波数
ｆからなる入力信号が導入されると、この入力信号は波
形整形回路１４により、第２図ａに示されるような周期
１／ｆを有するパルス列に変換される。次いで、波形整
形回路１４で得られる出力パルスは、制御回路１６のフ
リップフロップ２６を最初セット状態（Ｆ，側がオン状
態）にし、この結果フリツプフロツプ２６のＦ，側端子
から導出される制御信号〔第２図ｂ参照〕により一方の
スイッチ２２を閉路して給電回路１８から前記スイッチ
２２を介してフィルタ増幅器２０の入力端子に正電圧十
Ｖが供給される〔第２図ｄ参′照〕。これと同時に、制
御回路１６のゲート３０のロック状態が解除され、ディ
ジタルカウンタ３２は前記ゲート３０を介して基準発振
器２８から出力されるパルスｆｏを予め設定された計数
内容Ｎに達するまでカウントする。そして、前記ディジ
タルカウンタ３２は、所定の計数内容Ｎをカウントする
と出力信号を発生して、この出力信号によりフリップフ
ロッブ２６をリセット状態（Ｆ２側がオン状態）にする
と共にディジタルカウンタ３２の計数内容を零にリセッ
トする。このフリップフロップ２６の反転動作により〔
第２図ｃ参照〕、スイッチ２２を関路すると共にスイッ
チ２３を開路し、フィルタ増幅器２０の入力機には給電
回路１８から反転増幅器２４および前記スイッチ２３を
介して負電圧−Ｖが供給される〔第２図ｄ参照〕。以下
、周期１′ｆのパルス列が波形整形回路１４から制御回
路１６のフリップフロツプ２６に供給される度に前記動
作が繰返されて、フィルタ増幅器２０の入力端には、第
２図ｄに示すような波形を有する電圧が入力されること
になる。従ってフィルタ増幅器２０の出力端、すなわち
出力端子１２では、入力信号の周波数ｆと設定周波数と
の偏差に依存した極性と大きさとを有する直流出力Ｅｏ
が取り出される。しかしながら、このように構成される
従来の周波数偏差検出器は、第２図ｄに示すような矩形
波電圧をフィルタ増幅器を介して出力しているため、そ
の直流出力には必ずリプルが存在し、しかもこのリプル
をできるだけ小さくしようとすると応答速度を蟻性にし
なければならないという欠点があった。
子１２とを備え、これらの端了‐間に波形整形回路１４
，制御回路！６，給電回路１８，フィルタ増幅器２０，
スイッチ２２，２３および反転増幅器２４を接続配置し
た構成からなる。なお、前記制御回路１６は、フリップ
フロップ２６と、基準発信器２８と、ゲート３０と、デ
ィジタルカウンタ３２とから構成されている。しかるに
、このように構成された従来の周波数偏差検出器の動作
は次の通りである。今、入力端子１０‘こ禾知の周波数
ｆからなる入力信号が導入されると、この入力信号は波
形整形回路１４により、第２図ａに示されるような周期
１／ｆを有するパルス列に変換される。次いで、波形整
形回路１４で得られる出力パルスは、制御回路１６のフ
リップフロップ２６を最初セット状態（Ｆ，側がオン状
態）にし、この結果フリツプフロツプ２６のＦ，側端子
から導出される制御信号〔第２図ｂ参照〕により一方の
スイッチ２２を閉路して給電回路１８から前記スイッチ
２２を介してフィルタ増幅器２０の入力端子に正電圧十
Ｖが供給される〔第２図ｄ参′照〕。これと同時に、制
御回路１６のゲート３０のロック状態が解除され、ディ
ジタルカウンタ３２は前記ゲート３０を介して基準発振
器２８から出力されるパルスｆｏを予め設定された計数
内容Ｎに達するまでカウントする。そして、前記ディジ
タルカウンタ３２は、所定の計数内容Ｎをカウントする
と出力信号を発生して、この出力信号によりフリップフ
ロッブ２６をリセット状態（Ｆ２側がオン状態）にする
と共にディジタルカウンタ３２の計数内容を零にリセッ
トする。このフリップフロップ２６の反転動作により〔
第２図ｃ参照〕、スイッチ２２を関路すると共にスイッ
チ２３を開路し、フィルタ増幅器２０の入力機には給電
回路１８から反転増幅器２４および前記スイッチ２３を
介して負電圧−Ｖが供給される〔第２図ｄ参照〕。以下
、周期１′ｆのパルス列が波形整形回路１４から制御回
路１６のフリップフロツプ２６に供給される度に前記動
作が繰返されて、フィルタ増幅器２０の入力端には、第
２図ｄに示すような波形を有する電圧が入力されること
になる。従ってフィルタ増幅器２０の出力端、すなわち
出力端子１２では、入力信号の周波数ｆと設定周波数と
の偏差に依存した極性と大きさとを有する直流出力Ｅｏ
が取り出される。しかしながら、このように構成される
従来の周波数偏差検出器は、第２図ｄに示すような矩形
波電圧をフィルタ増幅器を介して出力しているため、そ
の直流出力には必ずリプルが存在し、しかもこのリプル
をできるだけ小さくしようとすると応答速度を蟻性にし
なければならないという欠点があった。
そこで、本発明者等は、前述した従来の周波数偏差検出
器の問題点を全て克服すべく種々検討を重ねた結果、従
来の周波数偏差検出器におけるフィルタ増幅器に代えて
、２組の積分器とこれらの積分器と対応するアナログス
イッチとサンプルホ−ルド回路とを設け、各積分器にお
いて入力信号の所定周期毎にそれぞれ交互に積分動作お
よびその積分値の保持とりセットとを行い、そして各ア
ナログスイッチを介してサンプルホールド回路で各積分
器の出力をサンプリングし保持して出力するよう構成す
ることにより、入力信号の周期毎にその周波数と設定周
波数の偏差に依存した極性と大きさとを有し、しかもリ
プルを全く含まない直流出力を得ることができ、前記問
題点を一挙に解消し得ることを突き止めた。
器の問題点を全て克服すべく種々検討を重ねた結果、従
来の周波数偏差検出器におけるフィルタ増幅器に代えて
、２組の積分器とこれらの積分器と対応するアナログス
イッチとサンプルホ−ルド回路とを設け、各積分器にお
いて入力信号の所定周期毎にそれぞれ交互に積分動作お
よびその積分値の保持とりセットとを行い、そして各ア
ナログスイッチを介してサンプルホールド回路で各積分
器の出力をサンプリングし保持して出力するよう構成す
ることにより、入力信号の周期毎にその周波数と設定周
波数の偏差に依存した極性と大きさとを有し、しかもリ
プルを全く含まない直流出力を得ることができ、前記問
題点を一挙に解消し得ることを突き止めた。
従って、本発明の目的は、応答速度を損うことなく、し
かもリプルを全く含まない高精度の周波数偏差検出器を
提供するにある。
かもリプルを全く含まない高精度の周波数偏差検出器を
提供するにある。
前記目的を達成するため、本発明においては、未知の周
波数を有する入力信号を、それと同じ周波数で一周期が
一定時間幅の所定極性パルス期間と残り時間幅の他方磁
性パルス期間とからなっているパルス信号に変換し、そ
のパルス信号から入力信号の周波数と設定周波数との偏
差に依存した極性と大きさとを有する直流信号を得るよ
う構成した周波数偏差検出器において、前記パルス信号
と同期して交互のサイクルでそのパルス信号を積分する
２つの積分器と、一方の積分器の積分動作サイクル中に
おける前記所定磁性パルス期間内で他方の積分器のりセ
ットを行なう前に当該積分器の出力をサンプリングし保
持して前記直流信号として出力するサンプルホールド回
路と、前記２つの積分器とサンプルホールド回路との間
に各積分器と対応させてパルス周期毎に発生する正電圧
と負電圧との所定時間幅を規定する信号に基づいて制御
するアナログスイッチとを設けたことを特徴とする。
波数を有する入力信号を、それと同じ周波数で一周期が
一定時間幅の所定極性パルス期間と残り時間幅の他方磁
性パルス期間とからなっているパルス信号に変換し、そ
のパルス信号から入力信号の周波数と設定周波数との偏
差に依存した極性と大きさとを有する直流信号を得るよ
う構成した周波数偏差検出器において、前記パルス信号
と同期して交互のサイクルでそのパルス信号を積分する
２つの積分器と、一方の積分器の積分動作サイクル中に
おける前記所定磁性パルス期間内で他方の積分器のりセ
ットを行なう前に当該積分器の出力をサンプリングし保
持して前記直流信号として出力するサンプルホールド回
路と、前記２つの積分器とサンプルホールド回路との間
に各積分器と対応させてパルス周期毎に発生する正電圧
と負電圧との所定時間幅を規定する信号に基づいて制御
するアナログスイッチとを設けたことを特徴とする。
次に、本発明に係る周波数偏差検出器の実施例につき添
付図面を参照しながら以下詳細に説明する。
付図面を参照しながら以下詳細に説明する。
なお、説明の便宜上、第１図に示す従来の周波数偏差検
出器と同一の構成部分については同一の参照符号を付し
て詳細な説明を省略する。第３図は、本発明に係る周波
数偏差検出器の−実施例を示す回路図である。すなわち
、本実施例回路においては、制御回路１６の出力信号を
Ｊ−Ｋフリツプフロップ３４とＡＮＤ回路３６とを介し
てスイッチ２２，２３に供給するよう構成する。また、
直流出力回路としては、従来のフィルタ増幅器２川こ代
えて、一対の積分器３８，４０と、これらの積分器３８
，４０と対応するアナログスイッチ４２，４４と、これ
ら積分器３８，４０およびアナログスイッチ４２，４４
を制御する制御回路４６と、サンプルホールド回路４８
とを設けたものである。その他の回路構成は、第１図に
示す従来の回路を全く同一である。次に、このように構
成された本発明回路の動作につき、第４図に示す動作波
形図と共に説明する。
出器と同一の構成部分については同一の参照符号を付し
て詳細な説明を省略する。第３図は、本発明に係る周波
数偏差検出器の−実施例を示す回路図である。すなわち
、本実施例回路においては、制御回路１６の出力信号を
Ｊ−Ｋフリツプフロップ３４とＡＮＤ回路３６とを介し
てスイッチ２２，２３に供給するよう構成する。また、
直流出力回路としては、従来のフィルタ増幅器２川こ代
えて、一対の積分器３８，４０と、これらの積分器３８
，４０と対応するアナログスイッチ４２，４４と、これ
ら積分器３８，４０およびアナログスイッチ４２，４４
を制御する制御回路４６と、サンプルホールド回路４８
とを設けたものである。その他の回路構成は、第１図に
示す従来の回路を全く同一である。次に、このように構
成された本発明回路の動作につき、第４図に示す動作波
形図と共に説明する。
今、未知の周波数ｆからなる入力信号が入力端子１０に
導入されると、この入力信号は波形整形回路１４により
、第４図ａに示されるような周期１′ｆを有するパルス
列に変換される。
導入されると、この入力信号は波形整形回路１４により
、第４図ａに示されるような周期１′ｆを有するパルス
列に変換される。
次いで、波形整形回路１４で得られる出力パルスは、制
御回路１６のフリップフロップ２６をセット状態（Ｆ，
側がオン状態）にし、このフリツプフロップ２６のＦ，
側端子から導出される制御信号とＪ−Ｋフリップフロツ
プ３４の出力信号とのＡＮＤ条件により、ＡＮＤ回路３
６から制御信号が出力され〔第４図ｂ参照〕、一方のス
イッチ２２を閉路して給電回路１８から前記スイッチ２
２を介して一方の積分器３８の入力端に正電圧十Ｖが供
給される。この場合、積分器３８では、第４図ｄに示す
ように、予め設定された積分時定数にて入力電圧を負万
向に積分する。また、これと同時に、制御回路１６のゲ
ート３０のロック状態が解除され、ディジタルカウンタ
３２は前記ゲート３０を介して基準発信器２８から出力
されるパルスｆｏを予め設定された計数内容Ｎに達する
までカウントする。そして、前記ディジタルカウンタ３
２は、所定の計数内容Ｎをカウントすると出力信号を発
生して、この出力信号によりフリツブフロツプ２６をリ
セット状態（Ｆ２側がオン状態）にすると共にディジタ
ルカウン夕３２の計数内容を零にリセットし、さらにＪ
一Ｋフリツプフロツプ３４の状態を反転させる。この結
果、ＡＮＤ回路３６から出力される制御信号〔第４図ｃ
参照〕は、一方のスイッチ２２を関路すると共に他方の
スイッチ２３を閉路し、前記積分器３８の入力端には給
電回路１８から増幅器１の反転増幅器２４および前記ス
イッチ２３を介して負電圧−Ｖが供給される。この場合
、積分器３８では、第４図ｄに示すように、予め設定さ
れた積分時定数にて入力電圧を正方向に積分する。そし
て、この積分器３８は、波形整形回路１４より次のパル
スが出力されてフリップフロップ２６がセット状態（Ｆ
，側がオン状態）になるまで積分を持続し、１′ｆ周期
後にフリップフロップ２６が反転して再びゲート３０の
ロック状態が解除されディジタルカウンタ３２が基準発
信器２８から出力されるパルスｆｏを力ウントし始める
と同時にホールド状態を開始し、一定時間後にリセツト
する。このようにして、積分器３８の出力がホールドさ
れた時点で、アナログスイッチ４２はサンプリングを開
始すると共に積分器３８の出力がリセットされるまでの
間にその状態をホールドし〔第４図ｆ参照〕、この間に
サンプルホ−ルド回路４８を介して直流出力Ｅｏを出力
する〔第４図ｈ参照〕。また、本実施例においては、波
形整形回路１４より第２番目のパルスが出力されてフリ
ツプフロップ２６がセット状態（Ｆ，側がオン状態）に
なると、前記と同様に他方の積分器４０の入力端に給電
回路１８から正電圧＋Ｖおよび負電圧−Ｖが交互に供総
合されて積分動作すると共にその後積分器４０の出力が
ホールドされ〔第４図ｅ参照〕、アナログスイッチ４４
がサンプリングを行い〔第４図ｇ参照〕、そしてサンプ
ルホールド回路４８を介して直流出力Ｅｏが出力される
〔第４図ｈ参照〕。
御回路１６のフリップフロップ２６をセット状態（Ｆ，
側がオン状態）にし、このフリツプフロップ２６のＦ，
側端子から導出される制御信号とＪ−Ｋフリップフロツ
プ３４の出力信号とのＡＮＤ条件により、ＡＮＤ回路３
６から制御信号が出力され〔第４図ｂ参照〕、一方のス
イッチ２２を閉路して給電回路１８から前記スイッチ２
２を介して一方の積分器３８の入力端に正電圧十Ｖが供
給される。この場合、積分器３８では、第４図ｄに示す
ように、予め設定された積分時定数にて入力電圧を負万
向に積分する。また、これと同時に、制御回路１６のゲ
ート３０のロック状態が解除され、ディジタルカウンタ
３２は前記ゲート３０を介して基準発信器２８から出力
されるパルスｆｏを予め設定された計数内容Ｎに達する
までカウントする。そして、前記ディジタルカウンタ３
２は、所定の計数内容Ｎをカウントすると出力信号を発
生して、この出力信号によりフリツブフロツプ２６をリ
セット状態（Ｆ２側がオン状態）にすると共にディジタ
ルカウン夕３２の計数内容を零にリセットし、さらにＪ
一Ｋフリツプフロツプ３４の状態を反転させる。この結
果、ＡＮＤ回路３６から出力される制御信号〔第４図ｃ
参照〕は、一方のスイッチ２２を関路すると共に他方の
スイッチ２３を閉路し、前記積分器３８の入力端には給
電回路１８から増幅器１の反転増幅器２４および前記ス
イッチ２３を介して負電圧−Ｖが供給される。この場合
、積分器３８では、第４図ｄに示すように、予め設定さ
れた積分時定数にて入力電圧を正方向に積分する。そし
て、この積分器３８は、波形整形回路１４より次のパル
スが出力されてフリップフロップ２６がセット状態（Ｆ
，側がオン状態）になるまで積分を持続し、１′ｆ周期
後にフリップフロップ２６が反転して再びゲート３０の
ロック状態が解除されディジタルカウンタ３２が基準発
信器２８から出力されるパルスｆｏを力ウントし始める
と同時にホールド状態を開始し、一定時間後にリセツト
する。このようにして、積分器３８の出力がホールドさ
れた時点で、アナログスイッチ４２はサンプリングを開
始すると共に積分器３８の出力がリセットされるまでの
間にその状態をホールドし〔第４図ｆ参照〕、この間に
サンプルホ−ルド回路４８を介して直流出力Ｅｏを出力
する〔第４図ｈ参照〕。また、本実施例においては、波
形整形回路１４より第２番目のパルスが出力されてフリ
ツプフロップ２６がセット状態（Ｆ，側がオン状態）に
なると、前記と同様に他方の積分器４０の入力端に給電
回路１８から正電圧＋Ｖおよび負電圧−Ｖが交互に供総
合されて積分動作すると共にその後積分器４０の出力が
ホールドされ〔第４図ｅ参照〕、アナログスイッチ４４
がサンプリングを行い〔第４図ｇ参照〕、そしてサンプ
ルホールド回路４８を介して直流出力Ｅｏが出力される
〔第４図ｈ参照〕。
なお、前述した積分器３８，４０およびアナログスイッ
チ４２，４４の各動作点は、ＡＮＤゲート３６からの制
御信号により制御回路４６を介して制御される。
チ４２，４４の各動作点は、ＡＮＤゲート３６からの制
御信号により制御回路４６を介して制御される。
本実施例回路によれば、積分器３８または４０が積分動
作している間は、その出力は負方向および正万向に同じ
勾配で積分されるため、入力信号の未知の周波数ｆが予
め設定された周波数と異なる場合は、その差に比例した
値まで積分され、サンプルホールド回路４８によってサ
ンプルホールドされる。
作している間は、その出力は負方向および正万向に同じ
勾配で積分されるため、入力信号の未知の周波数ｆが予
め設定された周波数と異なる場合は、その差に比例した
値まで積分され、サンプルホールド回路４８によってサ
ンプルホールドされる。
従って、出力端子１２においては、入力信号の周波数ｆ
と設定周波数の偏差に依存した極性と大きさとを有し、
しかもリプルを全く含まない直流出力Ｅｏを取り出すこ
とができる。特に、本発明に係る周波数偏差検出器は、
従来のフィルタ増幅器に代えて、２組の積分器とこれと
対応するアナログスイッチおよびサンプルホ−ルド回路
を設けることにより、波形整形回路から出力されるパル
ス列の１周期１／ｆ毎に各積分器で交互に積分、保持お
よびリセット動作して各積分器の出力を１周期１／ｆ毎
に交互にサンプルホールドし、入力信号の周波数の周期
毎に周波数偏差を取り出すことができ、リプルを含まず
しかも応答特性の速い優れた特性を備える。従って、本
発明によれば、この種の周波数偏差検出器の精度と信額
性とを著しく向上することができる。以上、本発明の好
適な実施例につき説明したが、本発明の精神を逸脱しな
い範囲内において種々の設計変更をなし得ることは勿論
である。
と設定周波数の偏差に依存した極性と大きさとを有し、
しかもリプルを全く含まない直流出力Ｅｏを取り出すこ
とができる。特に、本発明に係る周波数偏差検出器は、
従来のフィルタ増幅器に代えて、２組の積分器とこれと
対応するアナログスイッチおよびサンプルホ−ルド回路
を設けることにより、波形整形回路から出力されるパル
ス列の１周期１／ｆ毎に各積分器で交互に積分、保持お
よびリセット動作して各積分器の出力を１周期１／ｆ毎
に交互にサンプルホールドし、入力信号の周波数の周期
毎に周波数偏差を取り出すことができ、リプルを含まず
しかも応答特性の速い優れた特性を備える。従って、本
発明によれば、この種の周波数偏差検出器の精度と信額
性とを著しく向上することができる。以上、本発明の好
適な実施例につき説明したが、本発明の精神を逸脱しな
い範囲内において種々の設計変更をなし得ることは勿論
である。
第１図は従来の周波数偏差検出器の回路図、第２図ａ〜
ｄは第１図に示す回路の動作波形図、第３図は本発明に
係る周波数偏差検出器の回路図、第４図ａ〜ｈ‘ま第３
図に示す回路の動作波形図である。 １０・・・・・・入力端子、１２・・・・・・出力端子
、１４・・・波形整形回路、１６・・・・・・制御回路
、１８・…・・給電回路、２０・・・・・・フィルタ増
幅器、２２，２３・・・・・・スイッチ、２４・・・反
転増幅器、２６・・・・・・フリップフロップ、２８・
・・・・・基準発振器、３０・・・・・・ゲート、３２
……デイジタルカウンタ、３４……Ｊ−Ｋフリツプフロ
ツプ、３６・・…・ＡＮＤ回路、３８，４０…・・・積
分器、４２，４４・・・・・・アナログスイッチ、４６
・・…・制御回路、４８・・・・・・サンプルホールド
回路。 ＦＩＧ．Ｉ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ・ム
ｄは第１図に示す回路の動作波形図、第３図は本発明に
係る周波数偏差検出器の回路図、第４図ａ〜ｈ‘ま第３
図に示す回路の動作波形図である。 １０・・・・・・入力端子、１２・・・・・・出力端子
、１４・・・波形整形回路、１６・・・・・・制御回路
、１８・…・・給電回路、２０・・・・・・フィルタ増
幅器、２２，２３・・・・・・スイッチ、２４・・・反
転増幅器、２６・・・・・・フリップフロップ、２８・
・・・・・基準発振器、３０・・・・・・ゲート、３２
……デイジタルカウンタ、３４……Ｊ−Ｋフリツプフロ
ツプ、３６・・…・ＡＮＤ回路、３８，４０…・・・積
分器、４２，４４・・・・・・アナログスイッチ、４６
・・…・制御回路、４８・・・・・・サンプルホールド
回路。 ＦＩＧ．Ｉ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ・ム
Claims (1)
- １ 未知の周波数を有する入力信号を、それと同じ周波
数で一周期が一定時間幅の所定極性パルス期間と残り時
間幅の他方極性パルス期間とからなつているパルス信号
に変換し、そのパルス信号から入力信号の周波数と設定
周波数との偏差に依存した極性と大きさとを有する直流
信号を得るよう構成した周波数偏差検出器において、前
記パルス信号と同期して交互のサイクルでそのパルス信
号を積分する２つの積分器と、一方の積分器の積分動作
サイクル中における前記所定極性パルス期間内で他方の
積分器のリセツトを行なう前に当該積分器の出力をサン
プリングし保持して前記直流信号として出力するサンプ
ルホールド回路と、前記２つの積分器とサンプルホール
ド回路との間に各積分器と対応させてパルス周期毎に発
生する正電圧と負電圧との所定時間幅を規定する信号に
基づいて制御するアナログスイツチとを設けることを特
徴とする周波数偏差検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15648180A JPS6029903B2 (ja) | 1980-11-08 | 1980-11-08 | 周波数偏差検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15648180A JPS6029903B2 (ja) | 1980-11-08 | 1980-11-08 | 周波数偏差検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5780566A JPS5780566A (en) | 1982-05-20 |
| JPS6029903B2 true JPS6029903B2 (ja) | 1985-07-13 |
Family
ID=15628694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15648180A Expired JPS6029903B2 (ja) | 1980-11-08 | 1980-11-08 | 周波数偏差検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029903B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62804U (ja) * | 1985-06-19 | 1987-01-07 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235760A (ja) * | 1985-04-12 | 1986-10-21 | Richo Seiki Kk | 信号変換装置 |
-
1980
- 1980-11-08 JP JP15648180A patent/JPS6029903B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62804U (ja) * | 1985-06-19 | 1987-01-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5780566A (en) | 1982-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0003840A2 (en) | Method of converting an input analog signal to an output digital signal and analog to digital converter | |
| JPH07120948B2 (ja) | 入力電圧を出力周波数に変換するための回路 | |
| RU2189046C1 (ru) | Устройство для измерения ускорений | |
| JPS55158725A (en) | Switched capacitor filter | |
| EP0535124B1 (en) | Analog-to-digital converter | |
| GB1287620A (en) | Frequency to direct current converter circuit | |
| US3805046A (en) | Logarithmic conversion system | |
| US3264541A (en) | Analog to digital pulse rate integrator and motor driven counter therefor | |
| US4751381A (en) | Fast dither detector for fiber optic sensor | |
| JPS581568B2 (ja) | アナログ・デジタル変換装置 | |
| JPH05172877A (ja) | 抵抗値・容量値の測定装置 | |
| US4266147A (en) | Circuit arrangement for forming a speed-proportional output voltage from a speed-proportional pulse sequence | |
| JP2783543B2 (ja) | 位相差判別回路 | |
| SU864137A1 (ru) | Многофункциональный аналогоцифровой преобразователь | |
| SU721911A1 (ru) | Демодул тор широтно-импульсной модул ции | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| SU1170619A1 (ru) | Функциональный преобразователь напр жени в частоту | |
| JPH02196523A (ja) | Δς変調形ａ／ｄ変換器の試験回路 | |
| JPS62134565A (ja) | 電流測定装置 | |
| JPS6028036B2 (ja) | 積分回路 | |
| JPS5951780B2 (ja) | 対数特性ａｄ変換器 | |
| SU1112534A1 (ru) | Триггер Шмитта | |
| JPH0215128Y2 (ja) | ||
| KR900008852Y1 (ko) | 자동 트래킹 조절회로 | |
| JPH03121438A (ja) | カメラのブレ信号処理装置 |