JPS603126A - 絶縁層の形成方法 - Google Patents
絶縁層の形成方法Info
- Publication number
- JPS603126A JPS603126A JP58111350A JP11135083A JPS603126A JP S603126 A JPS603126 A JP S603126A JP 58111350 A JP58111350 A JP 58111350A JP 11135083 A JP11135083 A JP 11135083A JP S603126 A JPS603126 A JP S603126A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- substrate
- succession
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電極膜の内部に絶縁層をうめこみ形成する方
法に関する。
法に関する。
従来、容量の形成は、半導体もしくはｉｔ体などの基板
表面に、又は也惧層を表面に設けた半導体もしくは絶縁
体基板辰面に、杷線繰を形成し、次いで該絶に、膜表面
に亀儒を形成することによ９行われていた。即ち、基板
表面に絶は腺、−毬を順次つみ重ねることにより形成さ
れていた。
表面に、又は也惧層を表面に設けた半導体もしくは絶縁
体基板辰面に、杷線繰を形成し、次いで該絶に、膜表面
に亀儒を形成することによ９行われていた。即ち、基板
表面に絶は腺、−毬を順次つみ重ねることにより形成さ
れていた。
本発明は、かかる従来法とは全く異る手法を用いて容量
を形成する手法を提供するものでめり、その要旨は、Ｔ
ａｚ Ｔ Ｉ ％ Ａｌ／などの金属膜、又は多結晶
シリコンなどの電極膜の表面〃・らば素、窒素などのイ
オンをイオン打込みすることにより、当該金属膜又は電
極膜の内部に絶縁層をうめこみ形成するものである。
を形成する手法を提供するものでめり、その要旨は、Ｔ
ａｚ Ｔ Ｉ ％ Ａｌ／などの金属膜、又は多結晶
シリコンなどの電極膜の表面〃・らば素、窒素などのイ
オンをイオン打込みすることにより、当該金属膜又は電
極膜の内部に絶縁層をうめこみ形成するものである。
以下、本発明を用いて容量を形成する工程を実施例を用
いて詳細に説明する０ 第１図は、本発明を用いて容量を形成する一実施例を示
しており、その製作工程を説明するための断面構造を示
している。図において、１は半導体基板、２は絶縁膜、
２５は悪、３は高濃度不純物領域、４．４１．４２、は
１を極、４５は絶縁膜、５として金属タンタルを用いる
こととして工程を１１１４を追って説明する。１ず、−
４心型を有するシリコン基板１の表面に、ＳｉＯ□なと
の絶縁膜２を設け、続いて当該絶縁膜２の一部を選択除
去し窓２５を形成する（第１図ａ）。
いて詳細に説明する０ 第１図は、本発明を用いて容量を形成する一実施例を示
しており、その製作工程を説明するための断面構造を示
している。図において、１は半導体基板、２は絶縁膜、
２５は悪、３は高濃度不純物領域、４．４１．４２、は
１を極、４５は絶縁膜、５として金属タンタルを用いる
こととして工程を１１１４を追って説明する。１ず、−
４心型を有するシリコン基板１の表面に、ＳｉＯ□なと
の絶縁膜２を設け、続いて当該絶縁膜２の一部を選択除
去し窓２５を形成する（第１図ａ）。
次に、絶縁膜２をマスクとして窓２５からシリコン基板
１０表面に不純物を導入し、該基板】と逆の導屯型全市
する不純物領域３を形成し、続いてタンタル１換４を真
空蒸着法などの手段ｒ用いて形成する（第Ｊ図ｂ）。自
該不７１屹物の導入は、熱拡散法を用いても、あるいは
イオン打込法を用いても良く、その蔵択は自由である。
１０表面に不純物を導入し、該基板】と逆の導屯型全市
する不純物領域３を形成し、続いてタンタル１換４を真
空蒸着法などの手段ｒ用いて形成する（第Ｊ図ｂ）。自
該不７１屹物の導入は、熱拡散法を用いても、あるいは
イオン打込法を用いても良く、その蔵択は自由である。
該７′踏部領域３は覗甑として用いるため、高凝度に形
、す・必要がある。また、タンタル族４はその−２分は
電極としても用いるため、厚く形成される必要がめｐｌ
その好ましい厚さは０３〜０．６ミクロンである。
、す・必要がある。また、タンタル族４はその−２分は
電極としても用いるため、厚く形成される必要がめｐｌ
その好ましい厚さは０３〜０．６ミクロンである。
次に、当該膜４に、酸素イオン５がイオン打込みされ、
続いて、−Ｉ不活性ガス雰囲気中で熱処理することによ
シ当該膜４の内部にＴａ２Ｏ，Ｎ４５が形成される（第
１図Ｃ）。当該イオン打込みは、Ｔａ２鵠膜４５が前記
タンタル族４の内部に形成されるようにまたＴａ２（Ｊ
６の組成となるように５＋：π１−を迅ぶ必要があシ、
その好ましい条件１−を電圧が５０〜１５０ＫｅＶ、打
込み量が１０′−１０ｃＩｎである。当該イオン打込み
によυ５００〜１５００ オングストロームの膜厚のＴ
ａ２０５膜が形成される。かかる条件で当該Ｔａ２０５
膜に接して上側にタンタル膜４２１Ｘ−ト側にタンタル
膜４１が炊シ、これら膜は電極として利用される。
続いて、−Ｉ不活性ガス雰囲気中で熱処理することによ
シ当該膜４の内部にＴａ２Ｏ，Ｎ４５が形成される（第
１図Ｃ）。当該イオン打込みは、Ｔａ２鵠膜４５が前記
タンタル族４の内部に形成されるようにまたＴａ２（Ｊ
６の組成となるように５＋：π１−を迅ぶ必要があシ、
その好ましい条件１−を電圧が５０〜１５０ＫｅＶ、打
込み量が１０′−１０ｃＩｎである。当該イオン打込み
によυ５００〜１５００ オングストロームの膜厚のＴ
ａ２０５膜が形成される。かかる条件で当該Ｔａ２０５
膜に接して上側にタンタル膜４２１Ｘ−ト側にタンタル
膜４１が炊シ、これら膜は電極として利用される。
イオン打込み後の熱処理はＡｒ、Ｎ２Ｈｅなどの不活性
ガス雰囲気中で７０υ〜９００°Ｃで行うのが好ましい
。
ガス雰囲気中で７０υ〜９００°Ｃで行うのが好ましい
。
当該雰囲気中に微霊の酸素、水分が含まれていた場合に
は、タンタル１極４２の表面が劇化されるため、当該電
極４２が薄くなるなど好ましい結果が得られない。かか
る時は、イオン打込みの前にもしくはイオン打込みの後
にＳ ｉ ０２などの絶縁膜を前記タンタル膜４の表面
に設け、タンタル膜を面にマスク拐料を設け、選択的に
行っても良い。
は、タンタル１極４２の表面が劇化されるため、当該電
極４２が薄くなるなど好ましい結果が得られない。かか
る時は、イオン打込みの前にもしくはイオン打込みの後
にＳ ｉ ０２などの絶縁膜を前記タンタル膜４の表面
に設け、タンタル膜を面にマスク拐料を設け、選択的に
行っても良い。
また、イオン（’］込みの１県に抽板１を加熱せしめ、
熱処理と同時に行っても良くその選択は自由でるる・ 次にタンタル膜４２を選択的に除去し、電極ノく極４１
はこのあとの工程で選択的に除去しても良いし、Ｉたけ
第１図（ｂ）でタンタル膜４が形成された佐に選択的に
除去しておいても良くその選択は自由である。当該実施
例では、タンタル族４１と高濃度不純物領域３とはオー
ム接地であるため、該不純物領域３と電極４２との１ｉ
ｊ１に電圧を印加することで容量として動作させること
かでさる特長を持つ。
熱処理と同時に行っても良くその選択は自由でるる・ 次にタンタル膜４２を選択的に除去し、電極ノく極４１
はこのあとの工程で選択的に除去しても良いし、Ｉたけ
第１図（ｂ）でタンタル膜４が形成された佐に選択的に
除去しておいても良くその選択は自由である。当該実施
例では、タンタル族４１と高濃度不純物領域３とはオー
ム接地であるため、該不純物領域３と電極４２との１ｉ
ｊ１に電圧を印加することで容量として動作させること
かでさる特長を持つ。
上記した実施例では、電＆４としてＴａを用い絶縁膜４
５としてＴａ２０５をを形成することとして説明したが
、該電極４として他の金属例えばＡ、ｇ、Ｍｇ、 ’Ｉ
’ ｉ、 Ｎ ｂ ｉどを用い絶縁膜４５ トＬテ谷々
ＡＺ、ｏ３、ＭｇＯ，’ｌ’１ｏ２Ｎｂ２０． などを
形成する場曾にも１２本発明は通用できる。さらに亀［
４として不純物をドープしたポリシリコン膜を用い、絶
縁［４５として５ｉｎ２もしくはＳｉ３Ｎ４ を形成す
る場合も本発明は適用できる。
５としてＴａ２０５をを形成することとして説明したが
、該電極４として他の金属例えばＡ、ｇ、Ｍｇ、 ’Ｉ
’ ｉ、 Ｎ ｂ ｉどを用い絶縁膜４５ トＬテ谷々
ＡＺ、ｏ３、ＭｇＯ，’ｌ’１ｏ２Ｎｂ２０． などを
形成する場曾にも１２本発明は通用できる。さらに亀［
４として不純物をドープしたポリシリコン膜を用い、絶
縁［４５として５ｉｎ２もしくはＳｉ３Ｎ４ を形成す
る場合も本発明は適用できる。
第１図は本発明の一実施例を説明するだめの図で各工程
図における半導体装置の概略断面を示す。 図において、１は半樽体基板、２は杷線腺、２５は窓、
３は高濃度不純物領域、４．４１．４２、は電極膜、４
５は絶縁膜、５はイオ／の飛来方向をそれぞれ示す。 第１図 ２５ （ｄ）
図における半導体装置の概略断面を示す。 図において、１は半樽体基板、２は杷線腺、２５は窓、
３は高濃度不純物領域、４．４１．４２、は電極膜、４
５は絶縁膜、５はイオ／の飛来方向をそれぞれ示す。 第１図 ２５ （ｄ）
Claims (1)
- 基板上に形成した電極膜の内部に酸素もしくは窒素をイ
オン打込みし続いて熱処理を行うこと区より、もしくは
基板を加熱した状態で酸素もしくは璧累をイオン打込み
することによシ、当該眠極膜の内部に絶縁層をうめこみ
形成することを特許とした絶縁層の形成方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111350A JPS603126A (ja) | 1983-06-21 | 1983-06-21 | 絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111350A JPS603126A (ja) | 1983-06-21 | 1983-06-21 | 絶縁層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603126A true JPS603126A (ja) | 1985-01-09 |
Family
ID=14558962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111350A Pending JPS603126A (ja) | 1983-06-21 | 1983-06-21 | 絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816355B2 (en) | 2001-09-13 | 2004-11-09 | Seiko Epson Corporation | Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus |
| JP2008273230A (ja) * | 2007-04-25 | 2008-11-13 | Toyota Motor Corp | 車両用シート |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331971A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of metal oxide film or semiconductor oxide film |
| JPS54153575A (en) * | 1978-05-25 | 1979-12-03 | Seiko Instr & Electronics Ltd | Manufacture for semiconductor device |
| JPS556291A (en) * | 1978-06-26 | 1980-01-17 | Contraves Ag | Digital interporation system for three pahse analog signal period |
-
1983
- 1983-06-21 JP JP58111350A patent/JPS603126A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331971A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of metal oxide film or semiconductor oxide film |
| JPS54153575A (en) * | 1978-05-25 | 1979-12-03 | Seiko Instr & Electronics Ltd | Manufacture for semiconductor device |
| JPS556291A (en) * | 1978-06-26 | 1980-01-17 | Contraves Ag | Digital interporation system for three pahse analog signal period |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816355B2 (en) | 2001-09-13 | 2004-11-09 | Seiko Epson Corporation | Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus |
| JP2008273230A (ja) * | 2007-04-25 | 2008-11-13 | Toyota Motor Corp | 車両用シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| US4364779A (en) | Fabrication of semiconductor devices including double annealing steps for radiation hardening | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| JPH033388B2 (ja) | ||
| JPS603126A (ja) | 絶縁層の形成方法 | |
| JP2671312B2 (ja) | 半導体装置の製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH0350730A (ja) | 半導体装置 | |
| JPH05267665A (ja) | 薄膜トランジスタ | |
| JPS63119527A (ja) | 半導体装置の製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPS6243341B2 (ja) | ||
| JPS58121643A (ja) | 半導体装置の製造方法 | |
| JPS6350015A (ja) | 半導体装置の製造方法 | |
| JPS6312389B2 (ja) | ||
| JPH03293724A (ja) | 半導体素子の製造方法 | |
| JPS63289867A (ja) | 半導体装置の製造方法 | |
| JPH0287630A (ja) | Ｍｉｓ型電界効果トランジスタの製法 |