JPS6033595A - ビブラ−ト付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のビブラート付加装置に関し、特に
簡単な構成で、ビブラート周波数を変化させることがで
きるビブラート付加装置に関する。

従来例の構成とその問題点 従来、ビブラート付加装置は、主発振器にアナログ的に
周波数変調を施す構成になっていたため。

ビブラート周波数を変化させるためには、変調信号の周
波数を変化させることが必要となり、変調信号発生回路
の規模が大きくなシ、かつ、その出力周波数が不安定に
なるという欠点を有していた◎発明り目的 本発明の目的は、簡単な構成で、ビブラート周波数を変
化させることができるビブラート付加装置を提供するこ
とにある〇 発明の構成 本発明のビブラート付加装置は１周波数変調ブータラ記
憶するビブラートデータメモリと、上記ビブラートデー
タメモリのアドレスを発生するアドレス発生部と、上記
ビブラートデータメモリの出力データによって楽音信号
に周波数変調をかけるノートクロック発生装置と、上記
アドレス発生部の発生するアドレス長を制御するアドレ
ス長制御部を具え、上記アドレス発生部のアドレス長を
制御することによって、ビブラート周波数を変化させる
ように構成したものであり、簡単な構成でビブラート周
波数を変化させることができる〇実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する０第１図は、本発明のビブラート付加装置を採用し
た電子楽器のブロック図である。

１ｏ１は鍵盤部（ＫＢ）、１０２は音色タブレットスイ
ッチやビブラート効果のオンオフスイッチやグライド効
果のオンオフスイッチなどにより構成される操作部（Ｔ
ＡＢ）、１ｏ３は中央処理装置（ＣＰＵ）で、コンピュ
ータなどに用いられているものと同様のもの、１０４は
読み書き可能な記憶装置（ランダムアクセスメモシでＲ
ＡＭと呼ぶ）、１０５はＣＰＵ１０３の動作を決定する
プログラムが格納された読み出し専用記憶装置（リード
オンリーメモリでＲＯＭと呼ぶ）、１０６は楽音の合成
を行なうための波形サンプルデータや波形内挿を行なう
だめの制御データなどを記憶しているＲＯＭである。１
０７はＲＯＭ１０６に記憶している波形サンプルデータ
や制御データを用いて楽音を発生する楽音発生部、１０
８はサンプリングノイズを除去するフィルタ、１ｏ９は
電気音響変換器である。

鍵盤部１０１、操作部１０２、ＣＰＵ１０３゜ＲＡＭ１
０４、ＲＯＭ１０５．１０６．楽音発生部１０７はデー
タバス、アドレスバスおタヒコントロール線で結合され
ている。このようにデータバスとアドレスバスとコント
ロール線トで結合スる方法そのものは、ミニコンピユー
タやマイクロコンピュータを中心とした構成方法として
公知のものである◎データバスとしては８〜１６本位用
いられ、このバス線上をデータがニ方向でなく多方向に
時分割的に送受信される。アドレスバスも複数本たとえ
ば１６本用意され１通常はｃＰｕ１ｏ８がアドレスコー
ドを出力し、他の部分がアドレスコードを受け取る。コ
ントロール線は通常メモリ・リクエスト線（ＭＲＥＱ）
、Ｉｌｏ　リクエスト線（ＩＯＲＱ）、リード線（檜す
、ライト線（ＷＲ）などが用いられるＯ ＭＲＥＱはメモリを読み書きすることを示し、５　・ ｌ０ＲＱは入出力装置（Ｉｌｏ）の内容を取シ出しする
ことを示し、ＲＤはメモリや１．１０からデータを読み
出すタイミングを示し、ＷＲはメモリやＩｌｏにデータ
を書き込むでイミングを示す。このようなコントロール
線を用いたものとしては。

ザイログ社のマイクロプロセッサＺｓｏがあげられる。

次に第１図の電子楽器の動作について述べる。

鍵盤部１０１は、複数の鍵スィッチを複数の群に分けて
、群内の鍵スィッチのオン／オフ状態を一括してデータ
バスに送ることができるように構成される。たとえば６
１鍵の鍵盤の場合、６鍵（半オクターブ）ずつの１０群
と１鍵の１群の１１群に分け、各群にアドレスコードを
１つずつ割シつける０アドレスラインに上記各群のうち
の１つを示すアドレスコードが到来し、信号ｌ０ＲＱと
信号ＲＤが印加されると、鍵盤部１０１はそのアドレス
コードを解読して、対応する群内のキースイッチのオン
／オフを示す６ビツトまたは１ビツトのデータをデータ
バスに出力する。これらは、デコーダ、バスドライバお
よび若干のゲート回路を用いて構成することができる。

操作部１０２のうち、タブレットスイッチについては、
鍵盤部１ｏ１と同様の構成をとることができる。

ＣＰＵ１０３はその内部にあるプログラムカウンタのコ
ードに対応するＲＯＭ１０５のアドレスから命令コード
を読み取り、これを解読して算術演算、論理演算、デー
タの読み込みと書き込み、プログラムカウンタの内容の
変更による命令のジャンプなどの作業を行なう。これら
の作業の手順はＲＯＭ１ｏｅｓに書き込まれている。ま
ずＣＰＵ１０３はＲＯＭ１ｏｅｓより鍵盤部１０１のデ
ータを取り込むだめの命令を読み取り、鍵盤部１０１の
各錘のオン／オフを示すコードを各群ごとに取り込んで
行く０そして、押鍵されている鍵コードを、楽音発生部
１０７の有限のチャネルに割り当て鍵コードに対応する
楽音発生データを送出する・次にＣＰＵ１０３は操作部
１０２よりデータを取り込むだめの一群の命令を順次Ｒ
ＯＭ１０５から読み取り、これらを解読して操作部１０
２に対応するアドレスコードとコントロール信号Ｉ　Ｏ
ＲＱとＲＤを出力し、データバスに操作部１０２のスイ
ッチの状態を表現するコードを出力され、ＣＰＵ１０３
内に読み込む＠ＣＰＵ１０３内に読み込んだデータに基
づいて、音色の選択や所定の効果制御データの生成を行
ない、ＲＯＭ１０６に音色選択データ、楽音発生部１０
７に効果制御データを送出する。なお押鍵されている鍵
コードを楽音発生部１０７の有限チャネルに割り当てて
ゆく方法そのものは、ジェネレータアサイナ機能として
公知のものである。

楽音発生部１０７ではＣＰＵ１０３から供給された楽音
発生データに基づいて、楽音合成データＲＯＭ１０６か
ら所定の波形サンプルデータや制御データを取り込み波
形内挿処理を行なって楽音波形を発生し、フィルタ１０
Ｂを介して電気音響変換器１０９から楽音を発生させる
。

第２図にＣＰＵ１０３から楽音発生部１０７にデータを
供給する場合のタイムチャートを示す〇アドレスバスに
Ｉ１０ポートアドレスを、データバスに楽音発生データ
や効果制御データなどをそれぞれ供給する。そして、コ
ントロール信号ｌ０ＲＱ　とＷＲが論理ロウレベル（以
下″ｏ”と略す）から論理ハイレベル（工”と略す）へ
変化するタイミングで、Ｉ１０ポートアドレスで指定さ
れているチャネルにデータバスの内容をラッチする。

次に、楽音発生部１０７に供給される各種のデータにつ
いての説明を行なう◎ 第１表にＩｌｏ　ポートアドレスと各種データの内容を
示す。Ｉ１０ポートアドレスは１６進表示となっている
。Ｉｌｏ　ポートアドレス（ｏＯ）１６から（ｏ７）１
６に対応するデータは、楽音発生データで８チャネル分
す々わち、８音分の発生が可能となっている・Ｉｌｏ　
ポートアドレス（ｏＢ）１６はサスティンデータで、エ
ンベロープ信号の減衰特性を指定するものである。Ｉｌ
ｏ　ポートアドレス（ｏＯ）１６はエンベロープ特性が
ピアノ型の時に有効となるダンパデータで、サスティン
データと同様エンベロープ信号の減衰特性を指定するも
９／・　−・ のである。Ｉ１０ポートアドレス（ＯＡ）１６はピッチ
コントロールデータで、ノートクロックを正規の値から
ずらすためのものである。

０ Ｉ１０ポートアドレス（ｏＢ　）　１　ｅは効果制御デ
ータで、ビブラートオン／オフ信号やグライドオン／オ
フ信号などで構成している。

Ｉ１０ポートアドレス（ＯＣ）１６は、ビブラートデー
タの中から、１つのビブラートデータを指定するための
データである。

Ｉ１０ポートアドレス（ＯＤ）１６は、ビブラートスピ
ードデータで、ビブラート周波数を指定するデータであ
る。

第２表 第３表 第２表に楽音発生データの構成内容を示す。ピット位置
ＤＯからＤ３は音階周波数を指定するノートクロック指
定データである０ビット位置Ｄ４〜Ｄ６は発生音域を指
定する波形サンプル数指定データである。ピット位置Ｄ
７は鍵スィッチのオン／オフ操作に伴なうキーオン／オ
フ信号で、オフ時は″′０″、オン時は＠１”となる。

第３表に波形サンプル数指定データＳＤＯ〜ＳＤ２のコ
ード内容とそのコードで指定される波形１周期のサンプ
ル数を示すＯ波形サンプル数指定データＳＤは（ｏＯｏ
）２から（１１１）２までの８種類の波形サンプル数が
指定できるようになっており、本実施例では、６１２サ
ンプルまでを指定している〇 以下余白 １３−　、・ 第４表にノートクロック指定データＮＤｏ−ＮＤ３で表
わされるコードの内容と、そのコードで指定される指定
音階の関係を示す・ 第６表に効果制御データの構成内容を示す０ビット位置
Ｄｏはビブラートオン／オフ信号ＶＩＢで、操作部１０
２内のビブラートオン／オフスイッチがオフの時＋ｊ　
ＯＮ、オンの時″１”となる〇ビット位置Ｄ１はディレ
ィビブラートオン／オフ信号ＤＶＩＢで、ディレィビブ
ラート効果制御信号であり、操作部１０２内のディレィ
ビブラートオン／オフスイッチがオフの時″′０”、オ
ンの時″１”となる。

ピット位置Ｄ２はグライドオン／オフ信号ＧＬで、操作
部１０２内のグライドスイッチがオフの時″０”、オン
の時″１″となる。

ピット位置Ｄ３はオルガン型／ピアノ型指定信号ｏｐｓ
で、エンベロープ特性を指定するものであり、オルガン
型の時１ｏ”、ピアノ型の時″１′″となる。

ピット位置Ｄ４はダンパオン／オフ信号ＤＭＰ１６　・
　、・ で、エンベロープ特性がピアノ型の時のみ有効となるも
ので、ダンパオフの時″ｏ”、オンの時″１”となる。

第６表 特開昭ＧＯ−３３５９５（５） 第３図は楽音発生部１０７の構成図である。第３図にお
いて、３０１は主発振器、３０２は楽音発生部１０７の
動作内容を制御するシーケンサ、３０３はＣＰＵ１０３
から供給される各種のデータをラッチする入力レジスタ
部、３ｏ４はタイマー、３０５は比較レジスタ部、３ｏ
６は発音すべき周波数に対応する周波数データを発生す
る周波数データプロセッサ（以下ＦＤＰと略す）、３０
７は波形内挿処理を行なう波形データプロセッサ以下Ｗ
ＤＰと略す）、３０８は楽音合成データＲＯＭ１０６か
ら波形サンプルデータや制御データなどを読み込むデー
タ・リード・プロセッサ（以下ＤＲＰと略す）、３０９
は所定のパルス幅のパルス信号を生成する読み出しパル
ス形成部、３１０はＷＤＰ３０７、ＤＲＰ３０８などに
演算処理要求を行なう計算要求フラグ発生部、３１１は
ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換器（以下ＤＡＣと略す）、３１２は１チヤ
１７　・　−・ ナログバッファメモリ部、３１３は積分器である。

ここで、ＷＤＰ２０７で実行する波形内挿方法について
説明する。

波形内挿方法としては、■分割して選択抽出したサンプ
ル波位置ｉからｉ＋１（ｉ＝ｏ、１．２゜・・・、ｌ−
１）の間を楽音波形１周期がＭ回くシ返して推移するも
のとし、波形サンプルｆ（ｘｉｎ）ンブル点の波形サン
プル値を算出して近似値をめようとするものである。補
間式を下式に示す０ｆ（ｘｉ、ｍ、ｎ）＝げ（Ｘ、十、
　、ｎ）−、ｆ（Ｘｉ、ｎ）　１１は、■分割して抽出
したサンプル位置で、波形ナンバである０（ｌ＝０，１
，２．・・・、Ｉｌ−１ ）は、波形ナンバｉからｉ　＋１の間をＭ回繰り返し推
移している途中の位置を表わすもので１８　・　・ ある。（ｍ＝＝ｏ　、　１　、２、−・、Ｍ−１）ｎは
、楽音波形１周期をＮ分割したサンプル位置で波形サン
プルナンドである。（ｎ＝ｏ。

１．２．・・・、Ｎ−１） なお、ＷＤＰ２０７．ＤＲＰ２０８周辺の動作について
は、特願昭５７−２３１４８２　ｒ楽音発生装置」に詳
細に述べである◎ 上記構成において％３０４．３０５．３０６　。

３１０は発音音階を決定するメートクロック発生部を構
成し、その出力信号に基づいて、データ読み出し部であ
るＤＲＰｓｏｓが楽音合成データＲＯＭ１ｏａからデー
タを読み出す。

また、入力レジスタ部３０３．比較レジスタ部３０６、
ＦＤＰ３０６、ＷＤＰ３０７、ＤＲＰ３０８、計算要求
フラグ発生部３１０はシーケンサ３０２によって処理を
行なう手順が決められている。

ＣＰＵ１０３から所定のチャネルたとえばチャネル１に
楽音発生データが供給されると、シーケンサ３０２で決
められている所定のタイミングで入力レジスタ部３０３
からＦ　Ｄ　Ｐａｏｅ、ＷＤＰ３０７、ＤＲＰ３０８に
楽音発生データが供給される。そうすると、ＤＲＰ３ｏ
ｓにおいて、楽音合成データＲＯＭ１ｏ６から波形サン
プルデータと制御データを読み取る。そして、（１）式
に示したｆｃＸ、　ｎ）をデータＷＤ）とし、ｆ（Ｘｉ
＋１りをデータとしてＷＤＰ３０７に供給する。さらに
、読み取った制御データに基づいた（１）式に示した内
挿係数の分子項（Ｎｒｎ　＋　ｎ　）をデータＭＬＰと
してＷＤＰ３０７に供給する。また、最終波形データに
なると最終波形データを指示するＷＥＦ信号をＷＤＰ３
０７に供給する◎ ＷＤＰ３０７”ｔ’は、ＤＲＰ３０８から供給されたデ
ータＷＤ　ｌ　、ＷＤ［、ＭＬＰを用い、（１）式の波
形演算処理を行なってＤＡＣ３１１に供給する。

そしてＤＡＣ３１１において、ＷＤＰ３０７から供給さ
れたディジタル信号をアナログ信号に変換し、アナログ
バッファメモリ部３１２にアナログ信号として供給し、
チャネル１に対応するコンデンサ電荷が蓄えられる。

一方、ＦＤＰ３０６では、入力レジスタ部３０３から供
給された楽音発生データに基づいた周波数データが生成
され、比較レジスタ部３０５のチャネル１に対応するレ
ジスタに供給される。そして、比較レジスタ３０６に供
給されたデータとタイマー３０４から供給されている時
間データとの比較処理を行ない、一致が検出できると一
致パルスを読み出しパルス形成部３０９と計算要求フラ
グ発生部３１０に供給する。

そうすると、読み出しパルス形成部３０９で所定のパル
ス幅の読み出し信号が生成され、アナログバッファメモ
リ部３１２に供給される。アナログバッファメモリ部３
１２内のチャネル１に対応するコンデンサに蓄えられて
いる電荷は読み出し信号によって積分器３１３に流れ込
む。

計算要求フラグ発生部３１０では、次波形サンプルすな
わち、仮想サンプル点ｆ（Ｘｉ　、ｍ、　ｎ＋１　）を
めるための割算要求フラグを発生し保持する。

そして・その後再び処理タイミングがチャネル１となる
と・計算要求フラグが発生しているので前２１　。

述と同様に波形内挿処理が行なわれ、アナログバッファ
メモリ部３１２内のコンデンサに電荷が蓄えられる。以
後、計算要求フラグに対応して波形内挿処理が行なわれ
、楽音波形を発生することになる。

△ なお、コンデンサに蓄える電荷は、ｆ（ｘｉ、ｍ、ｎ−
１）△ と今回求めた波形サンプル値ｆ（ｘｉ９ｍ、ｎ）との差
分に相当する。そして積分器３１３によって今回△ 求めた波形サンプル値ｆ（ｘｉ９ｍ、ｎ）が復元される
ことになる０アナログバッファメモリ部３１２と積分器
３１３周辺の動作については、特願昭５７−１２６４１
３「波形読み出し装置」に述べである〇第４図はシーケ
ンサ３０２の一具体例のブロック図である。図中、４ｏ
１は２相りロック信号φ１と信号φ２とを発生する２相
りロック発生部、４０２は１チャネル当りの動作シーケ
ンスを決める１１進カウンタ、４ｏ３は現在演算処理を
行なっているチャネルコードを発生するカウンタ。

４０４は動作手順が記憶されているＲＯＭ、４０５はデ
コーダである。第６図にシーケンサ３０２の２２／、　
・ タイミングチャート図を示す。

主発振器３０１からマスタクロック（ＭＣＫ）信号が２
相りロック発生部４０１に供給される。

２相りロック発生部４０１では、第５図に示すような２
相りロック信号φ１．φ２を発生する。信号φ１は１１
進カウンタ４０２とカウンタ４０３に供給されている。

１１進カウンタ４０２は４ビツト構成となっておシ、信
号φ１が０′から＠１′へ変化するタイミングでカウン
トアツプ処理が行なわれ、出力信号が（１１１１）２と
なり、次にカウントアツプを行なうと（０１０１）２に
七トされる０この結果、１１進カウンタ４０２の出力信
号は１１の状態、すなわち（０１ｏ１）２〜（１１１１
）２となる。これを命令ステップ信号として使用する。

カウンタ４０３は３ビツト構成となっておシ、１１カウ
ンタ４０２の出力信号が（１１１１）２から（０１ｏ１
）２へ変化するたびにカウントアツプ処理が行なわれる
０この結果、カウンタ４０３の出力信号は８の状態、す
なわち（ｏｏＯ）２〜（１１１）２と２３、・ なる。これをチャネルコードとして使用する。

ＲＯＭ　４０４は１１進カウンタ４０２から供給される
命令ステップ信号に基づいた命令コードを読み出し、デ
コーダ４０６に供給する。デコーダ４０５はＲＯＭ　４
０４から供給された命令コードを解読して処理制御信号
を各部に供給する。

この結果、１チャネル当りの計算時間は２．７６μｓと
なり、１１の命令ステップで各演算処理を行なうことに
なる。そして、２２μｓごとに計算タイミングが繰り返
されることになる。

第６図にアナログバッファメモリ部３１２の一具体例の
構成図を示す・図中、６ｏ１は入力端。

６０２は出力端、６０３〜６０８はアナログスイッチ、
０１〜Ｃ３はコンデンサである＠アナログスイッチ６０
３．６０５．６０７のゲート入力に供給されている信号
ＡＷ１〜ＡＷｓはＷＤＰ３０７から供給されている。ま
た、アナログスイッチ６０４．６０６．６０８のゲート
入力に供給されている信号ＡＲ１〜ＡＲｓは読み出し特
開昭ＧＯ−３３５９５（７） ＤＡＣ３１１で変換されたアナログ信号は入力端６０１
に印加されアナログスイッチ６０３，６０５．６０７に
供給される。そして、チャネル１に対応するデータであ
れば、アナログスイッチ６０３のみオン状態となり、入
力端６０１に印加されたアナログ信号に相当する電荷が
コンデンサＣ１に蓄えられる。

その後、チャネル１に対応する読み出しパルスＡＲ１が
読み出しパルス発生部３０９からアナログスイッチ６０
４のゲート入力に供給されると、コンデンサＣ４に蓄え
られている電荷が出力端６０２を介して積分器３１３に
供給される。

アナログスイッチ６０３．６０５．６０７はＷ　Ｄ　Ｐ
　３０７の動作タイミングに同期しているので、同時に
複数個オン状態にはならない０アナログスイツチ６０４
．６０６．６０８は音階周波数に同期してオンするよう
になっているため、複数個同時にオン状態となりうる０ 第７図は楽音発生９３０７の内部励動タイミングチャー
トである。第７図には４チャネル分のり２５、：・ イミングを示した。

図中の略記号の説明 ＣＲＦは、各チャネルごとの計算要求信号である。そし
て、要求開始時点が比較レ ジスタ部３０６から供給される一致 信号と同期している◎すなわち、音 階周波数に同期することとなり、た とえば、Ｃ音階であれば５９．７４μｓごとに発生する
。

ＣＬＣは、波形演算タイミングを示す０ＤＡＣは、ＤＡ
Ｃ３１１を介してアナログバッファメモリ３１２内のコ
ンデンサに 電荷を蓄えるタイミングを示す〇 ０Ｔ（Ｊｊ：、アナログバッファメモリ３１２内のコン
デンサに蓄えられている電荷を 積分器３１３に供給するタイミング であり、ＣＲＦと同様に、音階周波 数に同期して発生している・ １チヤネル１に相当する演算タイミングはシーケン２６
ベジ サ３０２で発生しているチャネルコードによって決まっ
ており、図にも示しであるように、２２μｓごとに演算
タイミングが発生している。

■・・・信号ＣＲＦ１がチャネルコード１の途中で発生
する。発生したタイミングでは波形内挿処理と周波数デ
ータの更新を行なわない。　□■・・・信号ＣＲＦ１が
□発生すると同時に信号０ＴＣ１が発生し、アナログバ
ッファメモリ３１２内のコンデンサＣ１の電荷が積分器
３１３に供給される。信号ＯＴＣのパルス幅は２μｓ程
度である。

■・・・チャネルコードが再び１となると、波形サンプ
ルデータなどの読み込み処理や波形内挿処理や周波数デ
ータの更新処理などを行なう。

■・・・チャネル１の演算処理が終了すると、信号ＤＡ
Ｃ１が発生し、ＤＡＣ３１１を介してコンデンサＣ１に
電荷が蓄えられる。

■・・・チャネル１の演算処理が終了すると、信号ＣＲ
Ｆ１をリセットして計算要求を解除する。

■・・・前述の■と同様に、信号ＣＲＦ１が再び発生す
るタイミングで、前述の■のタイミングでコンデンサＣ
１に蓄えられた電荷が積分器３１３に供給される。

以後、上述と同様に、信号ＣＲＦが発生するたびに、１
回の仮相波形サンプル値算出処理と周波数データの更新
処理が行なわれ、信号ＣＲＦの発生タイミング、すなわ
ち音階周期に同期して波形算出結果が積分器３１３に供
給される。

演算サイクルと音階周期の関係は、最小音階周期内に同
一チャネルの演算タイミングが２回と演算結果をアナロ
グバッファメモリ部３１２内のコンデンサに電荷を蓄え
ることが出来ればよい。すなわち、ビブラート、グライ
ドなどを考慮した最小音階周期内に１０チャネル分に相
当する演算タイミングを設ければよい。

音程の発生方法についての説明 ノート関係については、１２音階に相当するクロック信
号を発生する。オクタ−で関係については、楽音合成デ
ータＲＯＭ１ｏｅに記憶している楽音波形１周期のサン
プル数をかえることによりオクターブ関係の音程を発生
している。

ｃｏ音（３２，７０８Ｈｚ）を６１２サンプルと、ノー
トクロック信号は、３２．７０８ＨｚＸ５１２サンプル
′−１　６．７４ｋｌｋ　となる。第６表にノートクロ
ック周波数を，第７表に波形サンプル数とオクターブ関
係について示す〇 音階周期の発生方法についての説明 第８図に、ＦＤＰ３０６から比較レジスタ部３０５に供
給する周波数データの推移を示す。タイマー　３　０　
４は１０ピツトの２進カウンタで構成しており、出力状
態を１６進表示で表わすと、（ｏＯｏ）１６から（３Ｆ
Ｆ）１６まで順次カウントアツプを行ない．（３ＦＦ）
１６から再び（ｏＯｏ）１６となり、（ｏＯｏ）１６か
ら（３ＦＦ）、６が主発振器３０１から供給される信号
ＭＣＫに基づいてくり返される。

以下余白 ２９べ−・ 第６表　・ ｆｙｌｏに＝　８．ＯＯ０９６Ｒｔ＆ ３０　−・ 第７表 すなわち、タイマー３０４のくり返し周期ＴＲは下式の
ようになる・ ＝　１２７．９８μｓ ）、、イマ−３０４の出力データ推移状態を第８図中の
タイマー出力データとして記載しである・音階周期の発
生方法としては、タイマー３０４の出力信号とＦＤＰ３
０６から供給された周波数データとの比較を行ない、一
致が検出できれば一致パルスを比較レジスタ部３０５か
ら送出する。

その一致パルスの発生周期が発音すべき音階の音階周期
となる０ 第８図に示したように、周波数データを更新することに
よりノートクロック信号が発生できる。

すなわち、下式に示すような演算処理をＦＤＰ３０６で
行なう・ ＮＦＤ＝ＭＯＤ（ＯＦＤ−１−ＰＤ、ＴＤｍａｘ）・・
・・・・（３）ＮＦＤは、新しい周波数データである０
０ＦＤは、更新前の周波数データであるＯＰＤ　は、発
生音階によって決まっている音階データであるＯ ＴＤ　は、タイマー３０４の出力状態数であａｘ る。本実施例の場合ＴＤｍａｘは２１０すなわち１ｏ２
４である◎ ″、 ２パ第８表に１２音階に対応する音階データＰＤを示す
。

第８表 第９図は、ＦＤＰ３Ｑ６の一具体例の構成図である。第
９図において、９ｏ１はセント尺度で表わした音階デー
タ（ＣＰＤとする）を発生するセント音階データ発生部
（以下ＣＰＤ発生発生路す）で、セント音階データを記
憶しているＲＯＭで構成しており、ノートクロック指定
データ（ＮＤ）と波形サンプル数指定データ（ＳＤ）と
オルガン型／ピアノ型指定信号（ｏｐｓ）に基づいたＣ
ＰＤを選択発生するようになっている◎９０２はピッチ
コントロールデータを選択するピッチコントロールデー
タゲート、９０３はビブラート信号を発生するビブラー
ト信号発生部、９０４はグライド信号を発生するグライ
ド信号発生部、９ｏ５はセント尺度で表わされた周波数
値を周波数に正比例する周波数データに変換する指数変
換器、９０６は演算部、９ｏ７はラッチ（ＡＬとする）
、９０８はラッチ（ＢＬとする）、９０９は加算器（Ｆ
Ａとする）、９１０はバッファ、９１１はゲートである
。９１２，９１３，９１４はパスラインで、９１２がＦ
ＡＣバス９１３がＦＢババス９１４がＦＣバスである。

なお、ピッチコントロールデータＣＰＣＤ、ビブラート
データＣＶＤ、グライドデータＣＯＤもセ３４　・ ント尺度で表わしている。

各種データの構造 セントピッチデータ（ＣＰＤ） １１ビツト構成で、上位４ピツトで１２音階平均律を表
わし、下位７ビツトで半音階を１２８等分した各点を表
わしている。

ピッチコントロールデータ（ＣＰＣＤ）、ビブラートデ
ータ（ＣＶＤ）、グライドデータ（ＣＧＤ）各ビット構
成は８ビツトで、２の補数表現を用い、半音階を１２８
等分した分解能を有する◎そして、正負のピッチコント
ロール成分、ビブラート成分、グライド成分を表わして
いる。

ビブラート信号発生部９０３の説明 第１０図にビブラート信号発生部９０３の一具体例の構
成図を示す・図中、１ｏｏ１はビブラートデータＣＶＤ
を複数個記憶しておくビブラートＲＯＭ、１００２はビ
ブラ　）ＲＯＭ１００１に記憶しであるビブラートデー
タを読み出すだめのアドレスデータを格納するビブラー
トアドレスレジスタ２゛：“ｐ１００３はディレィビブ
ラート効果の時に用い３５ るシ７り、１００４は信号ＲＤＣＶＤによりシフタ１０
０３の出力信号（ビブラートデータＣＶＤ）をＦＢババ
ス供給するゲー）、１００５は入力レジスタ部３０３か
ら供給されている信号ＫＤ、信号ＶＩＢ、信号ＤＶＩＢ
とシーケンサ３０２から供給されている信号ＣＨＣに基
づいてビブラート信号発生部９０３の動作条件を設定す
る条件設定部、１００６ハレシスタ１００２に格納する
データをセレクトするセレクタ、１０ｏ７はゲート、１
０ｏ８はＡＮＤゲ−）　、１００９はビブラートデータ
（ＣＶＤ）のキャリを検出するキャリ検出部である。

ビブラート信号発生の原理 第１１図はビプラー）ＲＯＭ１００１の内容を示したデ
ータマツプ図である０１つのビブラートデータメモリは
、１ワード８ビツトで２０４８ワードの構成になってお
シ、ビブラート波形を表わすデータが格納されている。

このようなビブラートデータメモリ１６個によってピブ
ラー）　ＲＯＭ１００１は構成されており、入力レジス
タ部３０８から供給されるビブラートセレクトデータＶ
ＢＤの下位特開昭ＧＯ−３３５９５（１０） ４ビツトの信号に」：って、１つのビブラートデータメ
モリが選択される。

通常ＦＣバスからは１４ビツト構成のビブラートアドレ
スデータが、セレクタ１００６を介してレジスタ１００
２に供給される。なお１４ビツト構成のビブラートアド
レスデータの下位１１ビツトはアドレスデータとし７て
ビブラートＲＯＭ１０ｏ１に供給され、」二位３ビット
はシフトデータとして、シフタ１ｏ０３に供給される。

ビブラートＲＯＭ１ｏ０１は、レジスタ１００２から供
給されるアドレスにしたがってビブラートデータをゲー
）１００４を介してＦＢババス供給する〇 一方、１４ビット構成のビブラートアドレスデータはゲ
ート１００７を介してＦＢババス直接供給され、演算部
９０６で１加算されて、再びＦＣバスに供給される。こ
の繰返しによってビブラートアドレスデータは１づつ歩
進していく〇したがってＦＣバスから供給されたビブラ
ートアドレスデータは、ビブラー）ＲＯＭ１００１に読
み出しアドレスとして加えられるとともに、ビブ３７　
・ ラードアドレス自体の歩進処理を実行する目的で、ＦＣ
バスからＦＢババス転送される〇 セレクタ１ｏ０６は、ビプラー）ＲＯＭ１００１とシフ
タ１００３に加えられるビブラートアドレスデータの初
期値を設定する役割をもっている。つまりセレクタ１０
０６は通常ＦＣバスから供給されるビブラートアドレス
データを選択しており、ビブラートアドレスデータは、
上述のアドレス歩進処理によりて１づつ歩進している。

ビブラートアドレスデータの下位１１ビグトにあたるア
ドレスデータがオーバーフローするとキャリ検出部１０
０９にフラグが立ち、セレクタ１００６に初期値選択信
号を送出し、セレクタ１０ｏ６は、入力レジスタ部３０
３から供給される初期値ＶＨ３（ビブラートスピードデ
ータ）を選択する。その後セレクタ１００６は、ＦＣバ
スから供給されるビブラートアドレスデータを選択し１
通常の歩進処理を行うＯしたがって、ビブラートアドレ
スデータの下位１１ビツトであるアドレスデータは、初
期値ＶＢＳから最終値（２０４８）１０の間を歩進して
いくことになる。

以下にビプラー　１・周波数の設定法について説明する
。

なおアドレスの初期値ＶＨ８からアドレスの最終値（２
０４８）１゜までのアドレスの数をアドレス長と呼ぶこ
とにする。

ここでビブラートアドレスデータの初期値をＶＢＳ（ビ
ブラートスピードデータ）と呼んでいるのは、上記初期
値がビブラートの周波数を決定するからである。つまり
ビブラートアドレスデータの１回の歩進処理に要する時
間は一定であるのでアドレス長の値によって、ビブラー
トの一周期に要する時間が決定される０言い換えれば、
アドレス長の値によってビブラートの周波数が決定され
る。

第１２図は、ビプラー）ＲＯＭ１００１の中に格納され
ている１周期分のビブラートデータの一例である。なお
横軸は、アドレスを表わし縦軸はビブラートデータの大
きさを表わす。

この場合、ビブラートスピードデータＶＢＳを（０００
）１６−（ｏ）１ｏから（２Ａ○）１６−（”２）１０
の間で変化させることによってアドレス長は２０４８〜
１３７６まで変化するので４８．８％のビブラート周波
数の変化が得られる。

ただし、ビブラート周波数の変化に従って、ビブラート
波形も変化するＯまたビブラートスピードデータＶＢ８
つまりアドレスの初期値が（２ＡＯ）１６＝６７２　を
越えるとアドレスの初期値に対応するデータと最終値に
対応するデータが一致せず、ビブラート波形に不連続が
生じるので。

ビブラートスピードデータＶＢＳの最大値は、ビブラー
ト波形の不連続が、聴感上問題にならない範囲にとどめ
ておく必要がある０ 以下にビブラートスピードデータＶＢＳに対応したビブ
ラートデータを選択する方式について説明する０ 第１３図は、ビブラートＲＯＭ１００１に格納されてい
るビブラートデータの１例で、前述の第１１図に示され
るデータマツプ図のビブラートメモリ、１の部分に第１
３図（”）のデータが、ビブラートメモリ２の部分に第
１３図（ｂ）のデータが格納されているとする。左お横
軸は、アドレス値を１０進数で表示しだ値であり、縦軸
は、ビブラートデータの大きさを表わす。第１３図にお
いて（ａ）のデータはビブラートスピードデータｖＢｓ
＝（ｏｏｏ）　１６でアドレス長＝２０４８に対応する
ビブラートデータで、（ｂ）のデータは、　Ｖ　ＨＳ　
＝　（１ｏｏ）　＝（２５６）１゜６ でアドレス長＝１７９２に対応するビブラートデータで
ある。このときＣＰＵ１ｏａはＶＢＳ、＝（ｏｏｏ）１
６のときビブラートセレクトデータＶ　Ｂ　Ｄ　＝（ｏ
ｏ）１６゜ＶＢＳ＝（１００）１６のとき■ＢＤ＝（０
１）１６となるような制御を行う。そうするとＶＢｓ＝
（ｏｏｏ）、６のときもＶＢＳ＝（１００）１６のとき
も正弦波のビブラートを付加できる。

この方式を用いると、ビブラート周波数にかかわらず、
一定のビブラート波形が得られ、またビブラート波形の
不連続も生じない。

以下にビブラートスピードデータＶＢＳと、ビブラート
周波数の関係を具体的に示す。

ビブラートデータの読み出しをチャネルコード４１　・ １の演算タイミングで、さらに４回に１回の頻度で行う
とすると、読み出し周期は８８μｓになる０ＶＢＳ＝（
０００）１ｅのときアドレス長は２０４８であるから ｆｏ　＝１／（２２ｐ　Ｓ　Ｘ　４　Ｘ　２０４８　）
　＝５　、５５　ＨｚＶＢＳ＝（１ｏｏ）　＝（２５６
）１ｏのときアドレス６ 長は１７９２であるから ｆｌ−１／（２２μｓ×４×１３７２）＝６．３４Ｈ２
となる。

なお本実施例では、ビブラートアドレスの初期値を変化
させることによって、ビブラート周波数を変化させるよ
うにしているが、アドレスの最終値あるいは、初期値、
最終値の両方を制御しても、同様の効果が得られる。

一方、シフタ１０ｏ３はシフトデータに基づいてビブラ
ートＲＯＭ１００１から供給されているヒフラードデー
タＣＶＤの振幅を制御するものである・シフトデータＶ
ＳＦＤとシフタ１００３の出力データ０８ＦＤとの関係
は次のとおりである。

４２　・ （００１）２−Ｏ３ＦＤ−（ＣＶＤ／６４）、ＶＳＦＤ
−（０１０）２−＝Ｏ８ＦＤ＝（ＣＶＤ／３２）、・・
・・・・、ＶＳＦＤ＝（１１０）２・０８ＦＤ＝（ＣＶ
Ｄ／２）、ＶＳＦＤ＝（１１１）２−Ｏ８ＦＤ＝（ＣＶ
Ｄ） 条件設定部１００５は次のような動作条件設定を行なう
。

ビブラートオフ ビブラートオン／オフ信号ＶＩＢが”Ｏ”の場合であり
、セレクタ１ｏ０６の出力を強制的に常時（ｏＯ）１ｏ
とする。そうすると、シフタ１００３のシフトデータは
常時（０００）２となる。この結果、シック１ｏ０３の
出力データは（ｏＯ）　となる。すなわち、ビブラート
データＣＶＤが常時（００）１６　となる。

ビブラートオン ビブラートオン／オフ信号ＶＩＢが１”で信号ＤＶＩＢ
が０”の場合、ビブラートオン状態となる。レジスタ１
０ｏ２に格納しているアドレスデータをグー）１００６
を介してグー）１００７とシフタ１ｏ０３に供給する。

なお、アドレスデ−４３　・ りの上位３ビツト、すなわちシフトデータを強制的に（
１１１）２とする。そうすると、ゲート１００４の入力
にはビブラー）ＲＯＭ１００１の出力（ビブラートデー
タＣＶＤ）がそのまま供給されることになる。

ディｌ／イビブラート ビブラートオン／オフ信号ＶＩＢとディレィビブラート
オン／オフ信号ＤＶＩＢが”１”の場合、ディレィビブ
ラート状態となる。８チヤネルのキーオン／オフ信号Ｋ
Ｄがすべてオフ状態からいずれか１つのキーオン／オフ
信号ＫＤがオン状態となると、アドレスデータを（Ｏｏ
Ｏ）１６に設定するように、グー）１００６を制御する
。そうすると、シフタ１００３において、ビブラート信
号１周期ごとに、ビブラートデータＣＶＤの振幅制御（
Ｏｙ　ＣＶＤ／６４　ｔ　ＣＶＤ／３２１　ＣＶＤ／１
６１ＣＶＤ／８　、　ＣＶ　Ｄ／４　＋　ＣＶＤ／２　
＋　ＣＶ　Ｄ　）　ｌｊｓ　行ｆｘ　ワレる。そして、
シフトデータが（１１１）２となるとビブラートオン状
態と同様にシフトデータを強制的に（１１１）２とする
。

１Ｎ開昭ＧＯ−３３５９５（１２） 第９表に記載している記号の説明は次の通りである。

ＡＬは、ＦＡババス供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＢＬは、ＦＢババス供給されたデータを信号φ２の立下
りエッヂでラッチするもの。

ＣＲＡＬは、ラッチＡＬを信号φ２の”１”でクリヤす
る命令。

ＡＤＤｌは、ＦＡ９０９（７）キャリー人力に６１＃を
加える命令。

ＴＣＡは、ＦＡ９０９で演算処理した結果をＦＡババス
供給する命令。

ＲＤＣＰＤは、ＣＰＤ発生部９０１で発生するセントピ
ッチデータＣＰＤをＦＡ、＜ スに供給する命令。

ＲＤＣＰＣＤは、ピッチコントロールゲート９０２のゲ
ートを用いてＦＢババスピッ チコントロールデータＣＰＣＤを供 給する命令。

Ｊ［）ＣＶＤは、ビブラート信号発生部９０３で発４６
　・−・ 生ずるビブラートデータＣＶＤを ＦＢババス供給する命令。

ＲＤＣＧＤは、グライド信号発生部９０４で発生するグ
ライドデータＣＧＤｆｆ：Ｆ　Ｂバスに供給する命令。

ＲＤＥＸＰば、指数変換器９０５内で変換したＥＸＰ　
（ＣＰＤ）をＦＡババス供 給する命令。

ＲＤΔＥＸＰは、指数変換器９０６内で変換したΔＥＸ
Ｐ（ＣＰＤ）をＦＢババス ・　供給する命令。

ＲＤＦＤは、比較レズスタ部３０６から囲周波数データ
ＯＦＤを読み出してＦＢ バスに供給する命令。

ＲＤＶＡＤは、ビブラート信号発生部９０３内にあるビ
ブラートアドレスレジスタ １００２の内容をＦＢババス供給す る命令。

ＲＤＧＡＤは、グライド信号発生部９０４からグライド
アドレスデータをＦＢババ ス供給する命令。

ＷＲＶＡＤは、ＦＡ９０９で演算した結果をビブラート
信号発生部９０３内のビブ ラートアドレスレジスタ１ｏ０２に 信号φ２の立上りエッヂで書き込 む命令。

ＷＲＧＡＤは、ＦＡ９０９で演算した結果をグライド信
号発生部９０４に信号φ２ の立上りエッヂで書き込む命令。

ＷＲＥＸＰは、ＦＡ９０９で演算した結果を指数変換部
９０５に信号φ２の立上り エッヂで書き込む命令。

ＷＲＦＤは、ＦＡ９０９で演算した結果を比較レジスタ
部３０５に信号φ２の立 上りエッヂで書き込む命令。

なお、第４図に示したシーケンサ３０２内の１１進カウ
ンタ４０２で発生している１１の状態は、第９表に示し
だ命令ステップト１１に対応している。

ビブラートアドレスの歩進処理 命令ステップ１でビブラートアドレスレジスタ１００２
に格納しているアドレスデータをラッチＢＬ９０８に書
き込む。

ソシて、命令ステップ２において、ビブラートアドレス
データＶＡＤに＋１加算処理を行ない加算結果を再びビ
ブラートアドレスレジスタ１００２に格納する。

以下余白 ４９−８−ジ 発明の詳細 な説明したように、本発明のビブラート付加装置は、ビ
ブラートデータメモリの読み出しにアドレス長を変える
ことによって、ビブラート周波数を変化させるようにし
ているので、簡単々構成で任意のビブラート周波数を選
択するξとができる。

【図面の簡単な説明】

第１図は本発明のビブラート付加装置を採用した電子楽
器のブロック図、第２図はＣＰＵ１ｏｓから楽音発生部
１０７にデータを供給する場合のタイムチャート図、第
３図は楽音発生部１０７の構成図、第４図はシーケンサ
３０２の一具体例のブロック図、第６図はシーケンサ３
０２の動作タイムチャート図、第６図はアナログバッフ
ァメモリ部３１２の一具体例の構成図、第７図は楽音発
生部１０７の内部動作タイムチャート図、第８図はＦＤ
Ｐ３０６から比較レジスタ部３０５に供給する周波数デ
ータの推移図、第９図はＦ　Ｄ　Ｐ２Ｏ３の一具体例の
構成図、第１０図はビブラート信号６ｏ　・　−ｒ 発生部９０３の一具体例を示す構成図、第１１図はビブ
ラー１−ＲＯＭのデータマツプ図、第１２図はビブラー
トデータの一例を示す図、第１３図はビブラートスピー
ドに対応したビブラートデータの一例を示す図である。 １０１・・・・・・鍵盤部、６０２・・・・・・操作部
、１ｏ３・・・・・・中央処理装置、１０４・旧・・Ｒ
ＡＭ、１０６・・・・・・楽音合成データＲＯＭ、１０
７・・・・・・楽音発生部。 ３０１・・・・・・主発振器、３０２・・・・・・シー
ケンサ、３ｏ３・・・・・・入力レジスタ部、３０４・
・・・・・タイマー、３ｏ６・・・・・・比較レジスタ
部、３０６・・・・・・周波数データプロセッサ、３ｏ
７・・・・・・波形データプロセッサ、３０８・・・・
・・データリードプロセッサ、３０９・・・・・・読み
出しパルス形成部、３１０・・・・・・計算要求フラグ
発生部、３１１・・・・・・ＤＡＣ，３１２・旧・・ア
ナログバッファメモリ部、３１３・・・・・・積分器、
９０１・・・・・・ＣＰＤ発生部、９０２・・川・ピッ
チコントロールデータゲート、９０３・・・・・・ビブ
ラート信号発生部、９０４・・・・・・グライド信号発
生部、９０６・・・・・・指数変換器、９０６・・・・
・・演算部、１ｏ０１・・・・・・ビプラ−５１　、：
、、・ ）ＲＯＭ、１００６・・・・・・セレクタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名特開
昭ＧＯ−３３５９５（１４） 第９図 第１０図 第１１図 グ　に　；　＝　〜　７−　）　τ　〒　〒　叩１ 敏 υ　−

Claims (1)

【特許請求の範囲】
1. 周波数変調データを記憶するビブラートデータメモリと
   、上記ビブラートデータメモリのアドレスを発生するア
   ドレス発生部と、上記ビブラートデータメモリの出力デ
   ータによって楽音信号に周波数変調をかけるノートロッ
   ク発生装置と、上記アドレス発生部の発生するアドレス
   長を制御するアドレス長制御部を具え、上記アドレス発
   生部の発生するアドレス長を制御することによって、ビ
   ブラート周波数を変化させるようにしたことを特徴とす
   るビブラート付加装置。