JPS6032203A - 透明薄膜のパタ−ニング方法 - Google Patents

透明薄膜のパタ−ニング方法

Info

Publication number
JPS6032203A
JPS6032203A JP14158483A JP14158483A JPS6032203A JP S6032203 A JPS6032203 A JP S6032203A JP 14158483 A JP14158483 A JP 14158483A JP 14158483 A JP14158483 A JP 14158483A JP S6032203 A JPS6032203 A JP S6032203A
Authority
JP
Japan
Prior art keywords
thin film
transparent
transparent thin
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14158483A
Other languages
English (en)
Inventor
新保 雅文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP14158483A priority Critical patent/JPS6032203A/ja
Publication of JPS6032203A publication Critical patent/JPS6032203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、工TQ(インジクム、スズ、酸化物)や5n
o2など透明薄膜のパターニング方法に関わり、特にリ
フトオフ法の改善に関するものである。
最近市場に出まわりつつある液晶表示パネルでは、ガラ
スなど透明基板上に雷、極?配線の一部として透明導電
薄膜をしばしば用いている。それら透明導電膜は主にI
TQや5n02が使われているが、とiらをバターニン
グする際、レジストとの密着性が悪いため、サイドエッ
チが生じやす< 戦#、i+Iに、または寸法精朋よく
行なうことが困難となっている。
この問題全解決する一方法としてリフト・オフ法がある
。−リフトオフ法は、例えば基板上にレジストをバター
ニングし、工Toをスバンタ等で堆積した後、レジスト
を除去することにより工TOをバターニングするもので
ある。■TOのエツチング工程が不要なため工程が少な
くなると共に、寸法f*度が向上する利点がある。一方
、レジスト上の工TOを除去するのに、アセトン等の有
機溶剤、濃硝酸等の強酸、寸たは専用レジストはく離削
などの液体でレジストを溶かすことによって行なうので
、はがれた工TOの再付着という問題がある。
本発明は、従来のりストオフ法の再付着を防止するため
になさ′j″したものである。本発明は、特に基板が透
明なときに適用され、リフトオフ時の下地膜(例えばレ
ジスト)に不透明もしくは光を吸収する膜を用いること
により、■To等透明薄膜の堆積後表面にコートしたネ
ガレジストe基板裏面側から露光して必要な部分のみの
透明薄膜をレジストでカバーシ、リットオフすべ@透明
薄膜のほとんどを除去した後、リフトオンするものであ
る。そのため、リフトオフした透明薄膜の再付着をほと
んどなくすことができ、かつリフトオフ法の微細加工性
の利点をも有している。
以下に図面に沿って本発明を詳述する。
第1図(a)〜(e)は、本発明の一実施例を説明する
ための工程断面図である。第1図(a)は、ガラス。
石英、サファイヤ等の透明基板1上に不透明な第1薄膜
10をバターニングした断面である。第1薄膜10はM
等の金属、非晶質51(a−sl)や多結晶81等の半
導体、元吸収剤を入れたレジストなどが用いられる。そ
の後、第1j9(b)のように、■TQ、5iQ2など
の透明薄膜20.21をスバンク、蒸着等で堆積する。
望ましくは、この堆積は方向性のある堆積(ステップカ
バー性の悪い堆積)であり、透明薄膜20.21のl1
4厚は第1薄膜10のそれより薄くする。第1図(C)
の断面は、ネガレジストを表面にコートした後、基板1
の裏側から紫外線等の光を照射して現像したときのもの
である。第1薄嘆10上のレジストは露光きれないので
、現像により除去されてしまい基板1の直上の透明薄膜
21の上にはレジスト51が残る。
第1図(d)は、露出した第1薄1模10上の透明薄膜
20をエッチして除去した断面を示し、第1図<e>は
、第1薄膜10をも除去したものである。
以上の様に、第1薄膜10上の透明薄膜20はエッチで
除去されてしまうので、再付着の心配は全くなく、かつ
透明薄膜21のバターニング精度はリフトオフ法と同じ
に昧てる。第1薄膜10として通常のレジストを使用し
ても、基板1の裏側からの透過光の強度が第1薄膜10
の存在によって弱められるので、条件を選ぶことによっ
て本発明を適用できる。
第2図(a)〜(f)は本発明の他の実施例の工程断面
である。本実施例では、第1薄膜は上層の不透明′4暎
10と下層薄1摸11より成っている。第2図(a)は
、上層の不透明薄膜10をバターニングした断面を示し
、第2図(b)は上層薄膜10をマスクとして下層Ii
!411をオーバーエッチした断面である。
オーバーエッチによって土1d 薄m 1oにオーバー
・・ングが生じる。第2図(C)は、透明薄膜20.2
1を下層薄膜11の厚み以下に堆積し7’(断面を示す
上層薄膜100オーバーハングによって透明薄膜20と
21は完全に分離できる。
第2図(d)では、ネガレジストをコートした断面を示
し、基板1の裏側から光を照射、現像をイIなうと残し
たい透明薄1lA21上のみネガレジストが残±(第2
図(e))。その後、第2図(blの様に、透明薄膜2
0をエッチ除去し、上層薄膜10、レジスト61を除去
する。必要に応じて下層薄膜11を除去してもよいし、
上層薄膜10を除去しないで他の目的(例えば配線の一
部)に使用でき・る。
上層薄膜10には金属、半導体、レジスト等が使用でき
、下M薄膜11には5iOz膜、背化嘆、レジスト等上
J!M1oをマスクにしてエッチ可能な膜が使用できる
。第2図の例と逆に下層薄膜11に不透明にすることも
可能である。第2図の例では、透明薄膜20.21が完
全に分離できリフトオフ時やすいと共に、残された透明
薄@21の端部にテーバ−がつけやすく次工程後のフ゛
ロセスに有利な利点を有している。
以上の様に、本発明は透明基板上の透明薄膜のパターニ
ングに有効な方法で、透明薄膜として他の材料、ψりえ
ば酸化膜や窒化1摸、薄いa ’−Sl 9多結晶Si
 、薄い金楓偵等にも適用できる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明のバターニング法の一実
施例に沿った工程断面図、 第2図(a)〜<+>には本発明の他の実施例に沿った
工程断面図である。 1・・・透明基板 10・・・不透明4嘆 11・・・
下層第1薄嗅 20,21・・・透明薄ki50゜51
・・・ネガレジスト 以 上 出願人 株式会社 第二イ6工曾 第1図(α) I 第1図(b) l 第1図(e) 第2図(α) /l f f

Claims (2)

    【特許請求の範囲】
  1. (1)透明絶縁基板上に不透明もしくは光を吸収する第
    1薄膜を堆積し、所望の形状にバターニングし、前記基
    板表面の一部を露出する工程と、前記露出した基板上及
    び第1薄膜上に透明薄膜を堆積する工程と、前記透明薄
    膜上にネガレジストをコートする工程と、前記基板裏側
    より元を照射して第1薄膜上以外の部分の前記レジスト
    を感光させて現像処理によって残す工程と、露出した第
    1薄膜上の前記透明薄1戻を除去する工程と、前記ネガ
    レジストを除去する工程とから成る透明薄膜のパターニ
    ング方法。
  2. (2)前記第1薄膜が少なくとも2層より構成され、2
    Nの4咳のうち少なくとも一部が不透明もしくは光を吸
    収する薄膜であり、かつ2層の薄膜をバターニングする
    除、上層の薄膜をバターニング後、上層薄膜をマスクの
    一部として用いて下1幀薄膜ヲオーバーエッチしてバタ
    ーニングし、上層薄膜をオーバーハング状にすることを
    特徴とする特許請求の範囲第1項記載の透明薄膜のバタ
    ーニング方法。
JP14158483A 1983-08-02 1983-08-02 透明薄膜のパタ−ニング方法 Pending JPS6032203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14158483A JPS6032203A (ja) 1983-08-02 1983-08-02 透明薄膜のパタ−ニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14158483A JPS6032203A (ja) 1983-08-02 1983-08-02 透明薄膜のパタ−ニング方法

Publications (1)

Publication Number Publication Date
JPS6032203A true JPS6032203A (ja) 1985-02-19

Family

ID=15295394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14158483A Pending JPS6032203A (ja) 1983-08-02 1983-08-02 透明薄膜のパタ−ニング方法

Country Status (1)

Country Link
JP (1) JPS6032203A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243463A (ja) * 2007-03-26 2008-10-09 Japan Steel Works Ltd:The 透明電極のパターニング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243463A (ja) * 2007-03-26 2008-10-09 Japan Steel Works Ltd:The 透明電極のパターニング方法

Similar Documents

Publication Publication Date Title
US4218532A (en) Photolithographic technique for depositing thin films
US4451554A (en) Method of forming thin-film pattern
JPH0466345B2 (ja)
JPS6032203A (ja) 透明薄膜のパタ−ニング方法
JPH11204414A (ja) パターン形成法
JP2580681B2 (ja) 半導体装置の製造方法
JPS604221A (ja) 半導体装置の製造方法
JPH0434815B2 (ja)
JPH02138468A (ja) パターン形成法
WO2019104836A1 (zh) Tft基板制作方法
JPS5867048A (ja) 半導体装置の製造方法
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JPS6333746A (ja) フオトマスクの製造方法
JPS61222223A (ja) 半導体素子の電極の形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS61224713A (ja) 導体パタ−ンの形成方法
JPS6019661B2 (ja) 電極形成法
JP2001168096A (ja) 配線パターン形成方法
JPS60173713A (ja) 薄膜パタ−ン付設基板の表面平担化方法
JPH01149435A (ja) 半導体装置の製造方法
JPS62165651A (ja) レジストパタ−ンの形成方法
JPS58112331A (ja) リフトオフパタ−ン形成方法
JPS63288020A (ja) 電極作成方法
JPH03114230A (ja) 半導体装置の製造方法
JPH063813B2 (ja) 薄膜トランジスタの製造方法