JPS6034047A - 集積回路容器 - Google Patents
集積回路容器Info
- Publication number
- JPS6034047A JPS6034047A JP58143357A JP14335783A JPS6034047A JP S6034047 A JPS6034047 A JP S6034047A JP 58143357 A JP58143357 A JP 58143357A JP 14335783 A JP14335783 A JP 14335783A JP S6034047 A JPS6034047 A JP S6034047A
- Authority
- JP
- Japan
- Prior art keywords
- testing
- electrodes
- case
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路、特に大規模集積回路（以下ＬＳＩ
という）の容器に関する。
という）の容器に関する。
集積回路は、その集積度が増すにつれて、集積回路チッ
プ゛（以下チップという）の外部へ入出力される信号の
数が増大する。当然、この信号を外部と接続するための
集積回路容器（以下パッケージという）外部リードの本
数が増えることとなり、パッケージそのものの実装上の
面積も広がってきている。
プ゛（以下チップという）の外部へ入出力される信号の
数が増大する。当然、この信号を外部と接続するための
集積回路容器（以下パッケージという）外部リードの本
数が増えることとなり、パッケージそのものの実装上の
面積も広がってきている。
すなわち、第１図は従来のＬＳＩパッケージの一例の斜
視図である。第１図において、パッケージ本体ｌの内部
に含まれるチップへの入出力信号を外部へ取り出す複数
の外部リード群２は、実装上の制約、「１］えはプリン
ト板の取付は穴に挿入するため、同一平面に突出させる
必要がある。しかもその間隔はプリント板の加工性から
決まる間隔以上に縮めることはできない。したがって、
外部リード群２の本数が増えれば、それに応じて実装上
の広い面積が必要となる。
視図である。第１図において、パッケージ本体ｌの内部
に含まれるチップへの入出力信号を外部へ取り出す複数
の外部リード群２は、実装上の制約、「１］えはプリン
ト板の取付は穴に挿入するため、同一平面に突出させる
必要がある。しかもその間隔はプリント板の加工性から
決まる間隔以上に縮めることはできない。したがって、
外部リード群２の本数が増えれば、それに応じて実装上
の広い面積が必要となる。
また、集積回路は、その製造上の理由から結晶欠陥など
の影響を受け、製造工程中の良品率が１００％とはゆか
ず、良品を選別するためのテストが不可欠であるが、集
積度が増大することで、そのテスト方法もより複雑なも
のとなってきている。
の影響を受け、製造工程中の良品率が１００％とはゆか
ず、良品を選別するためのテストが不可欠であるが、集
積度が増大することで、そのテスト方法もより複雑なも
のとなってきている。
このテストの複雑さの問題を回避するために、ＬＳＩチ
ップの機能を分割してテストする方法がある。例えば、
１ＭＨｚの水晶発振器の信号を基準入力として、複数の
カウンタ回路を用い、秒９分。
ップの機能を分割してテストする方法がある。例えば、
１ＭＨｚの水晶発振器の信号を基準入力として、複数の
カウンタ回路を用い、秒９分。
時９日１月および年を出力する機能をＬＳＩにもたせた
場合、実用レベルでテストすれば、１個のＬＳＩのテス
トを終えるのに一年以上の期間を要することになる。そ
こで、カウンタを適当な部分にグループ化し、その各々
の入出力端子を用いてテストすれば１秒前後でテストを
終えることができる。このように、Ｌ８Ｉに本来求めら
れている実用上必要な信号端子（外部リード）数に、テ
スト用としてＬＳＩ内部の信号を外部に取り出す端子を
追加すれば、テストの効率は著しく向上できる。しかし
１本来必須の入出力用の外部リードの他にテスト用の端
子全外部リードと同じように取出せは、ますます広いパ
ッケージの実装面積を必要とするという問題が起ること
になる。
場合、実用レベルでテストすれば、１個のＬＳＩのテス
トを終えるのに一年以上の期間を要することになる。そ
こで、カウンタを適当な部分にグループ化し、その各々
の入出力端子を用いてテストすれば１秒前後でテストを
終えることができる。このように、Ｌ８Ｉに本来求めら
れている実用上必要な信号端子（外部リード）数に、テ
スト用としてＬＳＩ内部の信号を外部に取り出す端子を
追加すれば、テストの効率は著しく向上できる。しかし
１本来必須の入出力用の外部リードの他にテスト用の端
子全外部リードと同じように取出せは、ますます広いパ
ッケージの実装面積を必要とするという問題が起ること
になる。
本発明の目的は、テストの効率を向上できると共に、前
述の実装上の問題も解決される集積回路容器を提供する
にある。
述の実装上の問題も解決される集積回路容器を提供する
にある。
本発明の集積回路容器は、入出力信号などを外部と接続
するだめの複数の外部リードと、前記複数の外部リード
をプリント板に実装するとき、これら外部リードの実装
固着部が含まれる平面とは別の面に、かつ、外部から接
触可能のように取出されたテスト用電極とを含む構成を
有する。
するだめの複数の外部リードと、前記複数の外部リード
をプリント板に実装するとき、これら外部リードの実装
固着部が含まれる平面とは別の面に、かつ、外部から接
触可能のように取出されたテスト用電極とを含む構成を
有する。
つぎに本発明を実施例により説明する。
第２図は本発明の一実施例の斜視図である。第２図にお
いて、パッケージ本体ｌの両側部から。
いて、パッケージ本体ｌの両側部から。
ＬＳＩに本来必要な入出力信号および電源の接続される
外部リード群２が取出され、テストのための電極群３が
パッケージ本体ｌの底面から垂直に取出されている。電
極群３０個々の長さは、外部リード群２の個々のリード
長さより短かいため。
外部リード群２が取出され、テストのための電極群３が
パッケージ本体ｌの底面から垂直に取出されている。電
極群３０個々の長さは、外部リード群２の個々のリード
長さより短かいため。
このパッケージが、第３図の側面図に示すように。
プリント板５に実装されたとき、外部リード群の個々の
リードのストッパ４によって各外部リードはプリント板
５への挿入位置が規制されて、スト、ツバ４の部分を含
む平面でプリント板５へ接続され、短いテスト用電極群
３はプリント板５に届かず、無接続となる。
リードのストッパ４によって各外部リードはプリント板
５への挿入位置が規制されて、スト、ツバ４の部分を含
む平面でプリント板５へ接続され、短いテスト用電極群
３はプリント板５に届かず、無接続となる。
一方テストの場合は、第４図の側面図に示すような、断
面凸字形のソケット６を用いることにより、テスト用の
電極群は中央突出部に位置するピン受け７に、外部リー
ド群は周辺のくほんだ部分に位置するピン受け８に挿入
され、共に外部に接続されることになる。
面凸字形のソケット６を用いることにより、テスト用の
電極群は中央突出部に位置するピン受け７に、外部リー
ド群は周辺のくほんだ部分に位置するピン受け８に挿入
され、共に外部に接続されることになる。
第５図は本発明の他の実施例の斜視図である。
第５図において、外部リード群１２は第１図の例と同様
に、実用上必須のものでおり、パッケージ本体１１の側
面に露出した導電層としてテスト用電極群１３が取り出
されている。電極群１３は。
に、実用上必須のものでおり、パッケージ本体１１の側
面に露出した導電層としてテスト用電極群１３が取り出
されている。電極群１３は。
テストにだけ用いられるものでおるから、この部分に接
触をとれれば十分目的に適うものであり。
触をとれれば十分目的に適うものであり。
側面とは限らず、上面に取シ出すこともできる。
なお、このような、パッケージ本体の表面に取出すこと
は、リード付けの工数が不要であるということも見逃せ
ない利点である。
は、リード付けの工数が不要であるということも見逃せ
ない利点である。
このように、本発明によれば、実装上の面積を広けるこ
となしに、そして、テスト動車を大幅に向上される集積
回路容器が得られる。
となしに、そして、テスト動車を大幅に向上される集積
回路容器が得られる。
第１図は従来のＬＳＩパッケージの斜視図、第２図は本
発明の一実施例の斜視図、第３図は第２図に示したパッ
ケージをプリント板に実装した状態を示す側面図、第４
図は、第２図に示したパッケージのテスト用ソケットの
側面図、第５図は本発明の他の実施例の斜視図である。 １．１１・・・・・・パッケージ本体、２．１２・−・
・・・外部リード群、３．１３・・・・・・テスト用電
極群、４・・・・・・ストッパ部、５・・・・・・プリ
ント板、６・・・・・・テスト用ソケット。
発明の一実施例の斜視図、第３図は第２図に示したパッ
ケージをプリント板に実装した状態を示す側面図、第４
図は、第２図に示したパッケージのテスト用ソケットの
側面図、第５図は本発明の他の実施例の斜視図である。 １．１１・・・・・・パッケージ本体、２．１２・−・
・・・外部リード群、３．１３・・・・・・テスト用電
極群、４・・・・・・ストッパ部、５・・・・・・プリ
ント板、６・・・・・・テスト用ソケット。
Claims (1)
- 入出力信号などを外部と接続するだめの複数の外部リー
ドと、前記複数の外部リードがプリント板に実装された
とき、これら外部リードの前記プリント板固着部分が含
まれる平面とは別の面に、かつ、外部から接触可能のよ
うに取り出されたテスト用の電極とを有することを特徴
とする集積回路容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143357A JPS6034047A (ja) | 1983-08-05 | 1983-08-05 | 集積回路容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143357A JPS6034047A (ja) | 1983-08-05 | 1983-08-05 | 集積回路容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034047A true JPS6034047A (ja) | 1985-02-21 |
Family
ID=15336900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143357A Pending JPS6034047A (ja) | 1983-08-05 | 1983-08-05 | 集積回路容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107329A (en) * | 1988-02-26 | 1992-04-21 | Hitachi, Ltd. | Pin-grid array semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58106854A (ja) * | 1981-12-18 | 1983-06-25 | Nec Corp | 集積回路 |
-
1983
- 1983-08-05 JP JP58143357A patent/JPS6034047A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58106854A (ja) * | 1981-12-18 | 1983-06-25 | Nec Corp | 集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107329A (en) * | 1988-02-26 | 1992-04-21 | Hitachi, Ltd. | Pin-grid array semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| US5396032A (en) | Method and apparatus for providing electrical access to devices in a multi-chip module | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| JPS6034047A (ja) | 集積回路容器 | |
| IE54712B1 (en) | Mounting leadless chip-carriers | |
| JPH0529546A (ja) | 半導体集積回路 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JPH08316407A (ja) | 複合形半導体パッケージの製造方法 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JP2609591B2 (ja) | 集積回路装置の製造方法 | |
| JPS58169949A (ja) | 半導体装置 | |
| JPS63104363A (ja) | 半導体集積回路装置 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JPS63234553A (ja) | 半導体集積回路装置 | |
| JPH01263094A (ja) | Ｉｃカード | |
| JPS62268135A (ja) | 半導体装置 | |
| JPS5987841A (ja) | 混成集積回路 | |
| JPS62102536A (ja) | 集積回路パツケ−ジ | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPS592137U (ja) | 半導体装置 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| KR20020019222A (ko) | 핑퐁 검사용 로드 보오드 | |
| JPS6223127A (ja) | 集積回路装置 | |
| JPS5980958A (ja) | 混成集積回路 | |
| JPS60150687A (ja) | 半導体装置 |