JPS6037720B2 - パルスモ−タ駆動制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明はパルスモータ駆動制御装置に関するものである
。

パルスモータは古くから工作機械の分野で良く使用され
ており、その低慣性、定角度回転特性等の他の種類のモ
ータにない性能が認められ、最近では事務用機械、特に
高速シリアルプリンタ−のキャリッジ駆動、紙送り機構
等にも利用されるようになってきた。ところで、高速シ
リアルプリンタ−にも色々な方式のものが存在するが、
今日では比較的低価格でありながら電子計算機の出力印
刷装置のセカンドプリンターとして、又、端末機器とし
て十分使用出来るドットマトリックス型シリアルプリン
ターが注目を浴びるようになってきた。

このドットマトリックス型シリアルブリンターは一般に
第１図に示すような構成になっている。即ち第１図にお
いて、プリンター１は記録用紙２を一印字行分の印字が
終る毎に一印字行分だけ上方に送り出す紙送り機構３を
備えている。４はプリントヘッドで、その構造は例えば
「特開昭４７−１号」公開公報に記載された通りのもの
であり、キャリッヂ５上に印字行に沿ってキャリッヂ５
とともに往復移動し得るように装置され、ヘッド面４ａ
はインクリボン６を介して記録用紙２の印字すべき行と
対向している。

この紙送り機構３及びキャリッヂ５の駆動は夫々独立の
パルスモータにて別々に行なわれている。また、この種
のシリアルプリンターは、最近第２図に示すようにキー
ボードプリンターシステムの中に組込まれるようになっ
てきており、前記キャリッヂ５や紙送り機構３の駆動も
プリンター１の外部より制御されるケースが多くなって
きた。

即ち第２図に示すキーボードプリンターシステムはプリ
ンター（ＰＲＩＮＴＥＲ）１、キーボード（ＫＥＹＢＯ
ＡＲＤ）７、中央処理装置ＣＰＵ８、記憶装置（ＲＡＭ
／ＲＯＭ）９及びインターフェイス部（ｍＴＥＲＦＡＣ
Ｅ／ＣＧ）１０から構成されており、キーボード７から
入力された印字データはインターフェイス部１０を介し
て中央処理装置８でデータ処理され、再びインターフェ
イス部１０を介してプリンター１へ転送される。また、
記憶装置９は中央処理装置８のデータ処理に必要な命令
あるいはデータの蓄積を行なっている。更に、中央処理
装置８はプリンターーに印字データばかりでなく、必要
に応じてプリンター１のファンクション（機能）命令を
も出力する。ところで、このようなプリンタ−１のキヤ
リツヂ５の移動や紙送り機構３の駆動源として使用され
るパルスモータは常に正確な回転量を必要としそのため
の回転速度も応答性の向上のためには可変でなければな
らない。

例えばキャリッヂ５をキャリッヂリターン時のように長
距離移動させたり紙送りを連続して行なう場合にはパル
スモー夕の回転速度を上げて急速に目標位置まで移動さ
せる必要があり、逆に、目標位置に近づいた時にはオー
バーランしないように減速しなければならすまた、比較
的短距離移動の時は低速回転が要求される。そのため、
従釆からパルスモー夕の回転速度を制御するために可変
周波数発振器が多く使われており、この発振器による制
御はパルスモータの運転には好ましいものである。即ち
この発振器の発振周波数とパルスモータの回転速度を対
応させ、起動から停止までの間発振器の発振周波数をそ
の中間点までは高くし、その後は低くして行く所謂ピラ
ミッド型制御が行なわれている。この制御方法は「侍公
昭３９−２７７班号」公告公報にその詳細が記載されて
いる。このような可変周波数発振器の発振周波数の制御
により、パルスモータの回転速度は漸増・漸減所謂スル
ーアップ・スルーダウン制御される。しかし、このよう
な形で常にパルスモータがスルーアップ・スルーダウン
を繰返すことは必ずしも効率の良い制御とは言いきれな
い。そこで、本発明は、基本的にはスルーアップ・スル
ーダウン制御を採用しているものの、更に細かな最適制
御を中央処理装置により行なわせようとするものである
。以下、図面を参照して本発明の一実施例を詳細に説明
する。

第３図はパルスモータ駆動制御装置の駆動回路中の制御
部の回路を示しており、図面上半分はキャリツヂ５駆動
用のパルスモータの制御部を、また下半分は紙送り機構
３駆動用のパルスモータの制御部を夫々示している。ま
た、第４図はパルスモータの駆動回路の駆動部の回路を
示しており、キャリッヂ５駆動用、紙送り機構３駆動用
共に共題の回路構成であるため図面ではその内のキャリ
ッヂ５駆動用パルスモータの駆動部のみを示している。
第３図中、ＣＴＲ１，ＣＴＲ２は直列後続されたアップ
ダウンカウンターで、そのプリセット入力端子は第２図
に示す中央処理装置ＣＰＵに接続され、その出力データ
によりカウンターの内容がプリセットされる。一方、各
カウンターＣＴＲ１，ＣＴＲ２の各出力端子は夫々ィン
バータＩＮＶＩ〜ＷＶ８、抵抗ＲＩ〜Ｒ８を介して共通
接続され、可変周波数発振器を構成する電圧制御型発振
器ＶＣＯのトランジスタＱＩのコレクタに接続されてい
る。上記抵抗ＲＩ〜Ｒ８は夫々の値が異なっており、こ
れにより電圧制御型発振器ＶＣＯの発振周波数を決定す
るコンデンサＣＩへのトランジスタＱ２を通じての充電
電流が変化させられ、非安定マルチパイプレータＭＭＩ
の発振周波数が変る。この非安定マルチパイプレータＭ
ＭＩの出力端子はキヤリッヂ５の前進ＦＷＤ、後退ＲＥ
Ｖの切替えのための２個のアンドゲートＡＮＤ１，ＡＮ
Ｄ２の各一入力端子に接続される。一方、アンドゲート
ＡＮＤ１の他方入力端子には後退ＲＥＶ信号が、アンド
ゲートＡＮＤ２の他方入力端子には前進ＦＷＤ信号が夫
々入力できるように簾成されている。ＣＴＲ３はパルス
モータの正逆回転を決定するための駆動パルスの出力順
序を切替えるためのアップダウンカウンターで、アンド
ゲートＡＮＤＩの出力がダウンカウント入力端に、アン
ドゲートＡＮＤ２の出力がアップカウント入力端に夫々
入力されるように接続されている。このカウンターＣＴ
Ｒ３の出力側はパルス分配用のロジック回路ＬＯＧ１を
介して単安定マルチパイプレータＭＭ２及びアンドゲー
トＡＮＤ３〜ＡＮＤ６の各一入力端子に夫々別々に接続
されている。ＣＨＰはチョッパー信号発生回路で、前進
ＦＷＤ信号と後退ＲＥＶ信号とを入力とするオァゲート
ＯＲＩと、この出力と非安定マルチパイプレータＭＭ３
の出力とを入力とするオアゲートＯＲ２と、紙送り用の
ラインフィードＬＦ信号と非安定マルチパイプレータＭ
Ｍ３の出力を入力とするオアゲートＯＲ３と、両オアゲ
ートＯＲ２，ＯＲ３の各出力を反転するためのィンバー
タＩＮＶ９，ＷＶＩＯとより構成されている。従って、
非安定マルチパイプレータＭＭ３が常時発振していても
、ィンバータ…Ｖ９の出力は前進ＦＷＤ信号、後退ＲＥ
Ｖ信号がともにないときのみチョツピング波形となりそ
れ以外ではハィレベルとなっている。同様にィンバータ
ＩＮＶＩＯの出力もラインフィードＬＦ信号のないとき
のみチョツピング波形となる。そして、このチョッパー
信号発生回路ＣＨＰのィンバータｍＶ９の出力は前記ア
ンドゲートＡＮＤ３〜ＡＮＤ６の他の入力端子へ入力さ
れる。次に、ＣＴＲ４はカウンターであり、非安定マル
チパイプレータＭＭ４の出力パルスを計数し、これをロ
ジック回路ＬＯＧ２を介して単安定マルチパイプレータ
ＭＭ５、アンドゲートＡＮＤ７〜ＡＮＤＩ Ｏの各一入
力端子に夫々入力されるように構成されている。

また、アンドゲートＡＮＤ７〜ＡＮＤＩＯの各他方入力
端子には、チョッパー信号発生回路ＣＨＰのィンバー夕
瓜ＶＩＯの出力が入力されている。尚、カウンターＣＴ
Ｒ４をカウンターＣＴＲ３と同様にアップダウンカウン
ターで構成すれば、紙送り機構３駆動用のパルスモータ
を正逆回転させることが可能なことは勿論である。さて
、第４図において、Ｌ１，Ｌ２はキャリッヂ５駆動用の
パルスモータのＪＩ相巻線であり、両巻線Ｌ１，Ｌ２の
一端は共通接続され、抵抗Ｒ９、トランジスタＱ３を介
して高圧電源ＨＶに接続されるとともに、池端は夫々ト
ランジスタＱ４，Ｑ５を介して接地されている。

更に、抵抗Ｒ９とトランジスタＱ３の共通接続点はダイ
オードＤＩを介して低圧電源ＬＶに接続されている。ま
た、Ｌ３，Ｌ４は同モータの◇２相巻線であり、その回
路構成はぐ１相巻線Ｌ１，Ｌ２と同様トランジスタＱ６
〜Ｑ８、抵抗ＲＩ０、ダイオードＤ２からなつている。
そして、トランジスタＱ３，Ｑ６の各ベースには第３図
の単安定マルチパイプレータＭＭ２の出力○ＩＨＣ、○
２ＨＣが、トランジスタＱ４，Ｑ５，Ｑ７，Ｑ８の各ベ
ースには第３図のアンドゲートＡＮＤ５，ＡＮＤ６，Ａ
ＮＤ３，ＡＮＤ４の各出力◇ＩＹＣ，◇ＩＸＣ，◇２Ｙ
Ｃ，０２ＹＣ，Ｊ松Ｃが夫々入力される。尚、紙送り機
構３駆動用のパルスモータの駆動部も第４図と全く同一
であり、その制御用信号も第３図のアンドゲートＡＮＤ
７〜ＡＮＤＩ０、単安定マルチパイプレータＭＭ５の各
出力によりなされ、その回路動作はキャリッヂ５の駆動
用の駆動部の回路と同様であるので、ここではキャリツ
ヂ５駆動用の回路を中心にその回路動作を説明する。

アップダウンカウンターＣＴＲ１，ＣＴＲ２には第５図
■，■に示すような２種類のクロックパルスが供給され
る。これらクロックパルスの内、パルス■はパルスモー
タのスルーアップ用、パルス■はスル−ダウン用に使用
される。今、このカウンターＣＴＲ１，．ＣＴＲ２が中
央処理装置ＣＰＵによってプリセットされることがなけ
れば、クロツクパルス■の入力から順次カウンター出力
は変化し、これにともない電圧制御型発振器ＶＣＯのト
ランジスタＱＩのコレクタ負荷となる抵抗ＲＩ〜Ｒ８が
順次切替えられ、それによって発振器ＶＣＯの出力周波
数は徐々に高くなり、パルス■の供給が停止するとカウ
ンターＣＴＲ１，ＣＴＲ２の計数内容は固定され、パル
ス■が入るまひま発振器ＶＣＯの出力周波数は一定に保
たれる。次にパルス■が入るとパルス■とは逆に発振器
ＶＣＯの出力周波数は徐々に低くなり、カウンターＣＴ
Ｒ１，ＣＴＲ２の計数内容が零に達した時、発振器ＶＣ
Ｏの出力◎は第５図に示す通り零となる。この発振器Ｖ
ＣＯの出力◎はカウンターＯＴＲ３、ロジック回路ＬＯ
ＧＩを介して第５図◎〜◎に示すように分配され、それ
らの分配パルス◎，■，■◎は夫々アンドゲートＡＮＤ
４，ＡＮＤ３，ＡＮＤ６，ＡＮＤ５の各一入力端子に入
力される。これらの分配パルス◎〜◎はこれらのアンド
ゲートＡＮＤ３〜ＡＮＤ６でチョッパー信号発生回路Ｃ
ＨＰからのチョッパー信号■によりゲート制御された後
第４図に示す駆動部へ制御信号として供給される。また
、ロジック回路ＬＯＧＩからは単安定マルチパイプレー
タＭＭ２を介して第５図に示す制御信号■，■が得られ
、これらの信号も第４図の駆動部へ制御信号として供給
される。従って、各相巻線ＬＩ〜Ｌ４には第５図■〜■
に示すように電力が供給され、パルスモータを駆動する
ことになる。特に、この駆動回路はパルスモータの相巻
線を高低二重電源によって励磁しているので、モータの
起動特性が大中に改善される。また、モータの停止時艮
０ちホールド時にはホールド電圧を断続しているので、
電力消費も少なくなる。さて、上述したようなパルスモ
ータの駆動制御において、常にスルーアップ、スルーダ
ウン制御を行なうことが必ずしも得策ではないことは先
に述べたが、本発明ではパルスモータの最適制御を行う
ために、キヤリッジリターワ時や長距離のエスケープメ
ントのようにキャリッジ５の高速移動時にはパルスモー
タの回転を急速に立上がらせるようにしている。

そのため、本発明ではパルスモータの高速回転用として
、記憶装置９に前記カウンターＣＴＲ１，ＣＴＲ２にプ
リセットすべき初期回転速度データとしての最適特定値
を記憶させている。そして、中央処理装置℃ＰＵにより
パルスモータが高速回転を開始するように、指令された
ときには中央処理装置ＣＰＵは記憶装置９に記憶された
初期回転速度データを含む各種回転制御データの中から
初期回転速度データを議出して、カウンターＣＴＲ１，
ＣＴＲ２にその初期値としてプリセットする。このよう
に、中央処理装置ＣＰＵからの初期回転速度データによ
ってカウンターＣＴＲ１，ＣＴＲ２が特定値にプリセッ
トされると、電圧制御型発振器ＶＣＯの発振周波数は０
から始まらず、カウンターＣＴＲ１，ＣＴＲ２にプリセ
ットされた特定値に応じた周波数で発振を開始する。そ
のため、発振周波数が０から始まる通常の回転開始時に
比べてスルーアップ時間が短縮される。また、パルスモ
ータを所定速度で低速回転させる場合には、中央処理装
置ＣＰＵがその所定速度に対応する回転制御データを記
憶装置から論出してカウンターＣＴＲ１，ＣＴＲ２を強
制的にプリセットし、クロックパルス■，■を無効化す
れば、そのプリセットされた値に相当する周波数で発振
器ＶＣＯが発振するので、パルスモータの定速回転時の
速度を特定値に保つことが出来る。キャリッヂリターン
時や、長距離のエスケープメントが必要な時は、パルス
モータを高速回転されることが可能となる。尚、本実施
例では、紙送り機構３駆動用のパルスモー外こ関しては
、キャリッヂ５駆動用のパルスモータに実施した、スル
ーアップ・スルーダウン制御は行なっていないが、モー
タの励磁方法やチョッパー制御についてはキャリッヂ５
の駆動用のパルスモータのそれと全く同様であるので、
特に改めて紙送り機構３駆動用のパルスモータの駆動回
略の動作説明は行なわない。

以上のように、本発明は、パルスモータの駆動制御に中
央処理装置ＣＰＵを利用し、パルスモータの特性を十二
分に生かすためにその最適制御を行なわせたもので、特
に、中央処理装置ＣＰＵからの回転制御データを可変周
波数発振器の周波数を制御するためのカウンターにプリ
セットするように構成したところに特徴があり、このよ
うな構成により装置全体が極めてシンプルになり、保守
点検が非常に容易になった等、本発明の奏する効果は極
めて大である。

【図面の簡単な説明】

第１図はドットマトリックス型シリアルプリンターの外
観斜視図、第２図はキーボードプリンターシステムのブ
ロック図、第３図は本発明の一実施例を示すパルスモー
タ駆動制御装置の駆動回路制御部の回路図、第４図は同
じく駆動部の回路図、第５図はその各部波形図である。 図中、ＶＣＯは可変周波数発振器を構成する電圧制御型
発振器、ＣＴＲ１，ＣＴＲ２はアップダウンカウンター
、ＣＰＵは中央処理装置、ＬＩ〜Ｌ４はパルスモータの
各相巻線である。第１図 第２図 第４図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. １ スルーアツプ用あるいはスルーダウン用のクロツク
   パルスによりカウントアツプ或いはカウントダウンされ
   るカウンターと、 そのカウンターの出力に応じて発振
   周波数が可変制御される可変周波数発振器と、 その可
   変周波数発振器の出力に応じてパルスモータを駆動する
   ための駆動回路と、 前記カウンターへのスルーアツプ
   用或いはスルーダウン用のクロツクパルスの供給を制御
   し、かつ、初期回転速度データ等の回転制御データによ
   り前記カウンターをプリセツトするための中央処理装置
   と、を備え、前記中央処理装置からの初期回転速度デー
   タによりカウンターがプリセツトされたとき、前記可変
   周波数発振器の発振開始周波数を所要の初期回転速度デ
   ータに対応させ前記パルスモータのスルーアツプを短縮
   したことを特徴とするパルスモータ駆動制御装置。