JPS6037727A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037727A JPS6037727A JP58147525A JP14752583A JPS6037727A JP S6037727 A JPS6037727 A JP S6037727A JP 58147525 A JP58147525 A JP 58147525A JP 14752583 A JP14752583 A JP 14752583A JP S6037727 A JPS6037727 A JP S6037727A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- ion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法１％に微細コンタクト
孔形成のためのパターン加工方法に関するものである。
孔形成のためのパターン加工方法に関するものである。
従来例による半導体装置の製造方法の主要製造工程を第
１図（、）ないしくＣ）に示す。すなわち、この従来方
法は、まずシリコン半導体基板（１１）上に素子間分離
用フィールド酸化膜およびゲート酸化膜（１２）を形成
し、このχケ゛−ト酸化膜（１２）上にゲートおよび配
線用多結晶シリコン膜（１３） を選択的に形成した上
で、基板（１１）の主面にソースおよびドレイン領域（
１４）を拡散形成させ、かつこれらの全面忙燐を含んだ
シリコン酸化膜（以下ＰＳＧ膜と呼ぶ）Ｃ１５）を形成
する（第」図（ａ））。ついでこのＰＳＧ膜（１５）上
に、写真製版技術を用いて、コンタクト孔を形成する領
域以外の部分に、耐エツチング性マスクとしてのフォト
レジストパター７（１６）を形成し、弗酸系水溶液また
は反応性イオンエツチングなどのドライエツチングによ
、９ ＰＳＧ膜（１５）およびゲート酸化膜（１２）’
ｔエツチングし、コンタクト孔（１７） を形成してい
た（第１図（ｂおよびｃ））。
１図（、）ないしくＣ）に示す。すなわち、この従来方
法は、まずシリコン半導体基板（１１）上に素子間分離
用フィールド酸化膜およびゲート酸化膜（１２）を形成
し、このχケ゛−ト酸化膜（１２）上にゲートおよび配
線用多結晶シリコン膜（１３） を選択的に形成した上
で、基板（１１）の主面にソースおよびドレイン領域（
１４）を拡散形成させ、かつこれらの全面忙燐を含んだ
シリコン酸化膜（以下ＰＳＧ膜と呼ぶ）Ｃ１５）を形成
する（第」図（ａ））。ついでこのＰＳＧ膜（１５）上
に、写真製版技術を用いて、コンタクト孔を形成する領
域以外の部分に、耐エツチング性マスクとしてのフォト
レジストパター７（１６）を形成し、弗酸系水溶液また
は反応性イオンエツチングなどのドライエツチングによ
、９ ＰＳＧ膜（１５）およびゲート酸化膜（１２）’
ｔエツチングし、コンタクト孔（１７） を形成してい
た（第１図（ｂおよびｃ））。
従ってこの従来方法の場合には、多結晶シリコン膜（１
３）によって段差のあるフォトレジス）ｆ、コンタクト
孔（１γ）の形成のために微小な大きさで開口させなけ
ればならず、その微細化が極めて困難なものであった。
３）によって段差のあるフォトレジス）ｆ、コンタクト
孔（１γ）の形成のために微小な大きさで開口させなけ
ればならず、その微細化が極めて困難なものであった。
この発明方法は従来方法のこのような欠点に鑑み、シリ
コン窒化膜にすｉをイオン注入することで生ずる増速酸
化技術を用いて、フォトレジストヲコンタクト孔の大き
さに残すという、従来の微細パターン形成方法とは全く
反対の手段によシ、微＃ｊなコンタクト孔の加工を行う
方法を提供するものである。
コン窒化膜にすｉをイオン注入することで生ずる増速酸
化技術を用いて、フォトレジストヲコンタクト孔の大き
さに残すという、従来の微細パターン形成方法とは全く
反対の手段によシ、微＃ｊなコンタクト孔の加工を行う
方法を提供するものである。
以下、この発明方法の一実施例につき、第２図（ａ）な
いしくｅ） ｅ参照して詳細に説明する。
いしくｅ） ｅ参照して詳細に説明する。
この第２図（ａ）ないしくｅ）実施例方法において前記
第１図（ａ）ないしくｃ）従来方法と同一符号は同−ｔ
たけ相当部分を示しておシ、まずこの実施例方法では従
来方法でのＰＳＧ膜（１５）に代えて、減圧ＣＶＤ法に
よりシリコン窒化膜（１８）を形成しく第２図（、））
。
第１図（ａ）ないしくｃ）従来方法と同一符号は同−ｔ
たけ相当部分を示しておシ、まずこの実施例方法では従
来方法でのＰＳＧ膜（１５）に代えて、減圧ＣＶＤ法に
よりシリコン窒化膜（１８）を形成しく第２図（、））
。
かつこのシリコン窒化膜（１８）上に、燐イオン注入の
マスクとなるフォトレジストパター７（１９）ｔ、コン
タクト孔の大きさでその所定位置に選択的に形成する。
マスクとなるフォトレジストパター７（１９）ｔ、コン
タクト孔の大きさでその所定位置に選択的に形成する。
こ＼でこのパターン（１９）Ｕ前記従来方法での抜きパ
ターンとは反対に残しパターンであるために、その微細
パターン形成が容易で、最終的に形成されるコンタクト
孔の微細化に役立つことになる（第２図（ｂ））。つい
で前記フォトレジストパターン（１９） ｆｔマスクと
してシリコン窒化膜（１Ｂ）に燐をイオン注入させると
共に、かっこのマスクとしたパターン（１９）を除去し
たのちに、シリコン窒化膜（１８）を酸化すると、燐が
注入されたシリコン−窒化膜部分（１８ａ）は急速に酸
化され、組成的には燐を含んだシリコン酸化膜に近い膜
（２ｏ）となって、従来方法におけるＰＳＧ膜（１５）
と殆んど同じ状態になシ、また燐が注入されていないシ
リコン窒化膜部分、すなわちコンタクト孔形成位置に相
当するシリコン窒化膜部分（１８ｂ）は対酸化性膜であ
って、たとえ酸化されてもその極く表面が僅かにシリコ
ン酸化膜に変化するだけで、残余の部分はシリコン窒化
膜のま＼となっている（第２図（Ｃ））。そこで次に同
表面のシリコン酸化膜部分とそのシリコン窒化膜部分（
ｊａｂ）とをそれぞれにエツチング詮よナスとｙ〒 Ｍ
、ソ１１ゴｙ ０ ／し錨（１８ｂ）の該画部分に微Ｉ
ｆＢなコンタクト孔（１１）を形成することができる（
第２図（ｄ））。そして前記膜（２０）はその後の熱処
理によりスムースな酸化膜として再形成されるのである
（第２図（ｅ））。
ターンとは反対に残しパターンであるために、その微細
パターン形成が容易で、最終的に形成されるコンタクト
孔の微細化に役立つことになる（第２図（ｂ））。つい
で前記フォトレジストパターン（１９） ｆｔマスクと
してシリコン窒化膜（１Ｂ）に燐をイオン注入させると
共に、かっこのマスクとしたパターン（１９）を除去し
たのちに、シリコン窒化膜（１８）を酸化すると、燐が
注入されたシリコン−窒化膜部分（１８ａ）は急速に酸
化され、組成的には燐を含んだシリコン酸化膜に近い膜
（２ｏ）となって、従来方法におけるＰＳＧ膜（１５）
と殆んど同じ状態になシ、また燐が注入されていないシ
リコン窒化膜部分、すなわちコンタクト孔形成位置に相
当するシリコン窒化膜部分（１８ｂ）は対酸化性膜であ
って、たとえ酸化されてもその極く表面が僅かにシリコ
ン酸化膜に変化するだけで、残余の部分はシリコン窒化
膜のま＼となっている（第２図（Ｃ））。そこで次に同
表面のシリコン酸化膜部分とそのシリコン窒化膜部分（
ｊａｂ）とをそれぞれにエツチング詮よナスとｙ〒 Ｍ
、ソ１１ゴｙ ０ ／し錨（１８ｂ）の該画部分に微Ｉ
ｆＢなコンタクト孔（１１）を形成することができる（
第２図（ｄ））。そして前記膜（２０）はその後の熱処
理によりスムースな酸化膜として再形成されるのである
（第２図（ｅ））。
なお、前記実施例の説明では、減圧ＣＶＤ法によりシリ
コン窒化膜を形成する場合について述べたが、その外に
もプラズマＣＶＤ法とか、光ＣＶＤ法などによって形成
してもよいことは勿論である。
コン窒化膜を形成する場合について述べたが、その外に
もプラズマＣＶＤ法とか、光ＣＶＤ法などによって形成
してもよいことは勿論である。
以上詳述したように、この発明方法によれば、燐などの
不純物を注入することによって生ずるシリコン窒化膜の
増速酸化作用を利用して、同シリコン窒化膜上への選択
的なマスク形成によりコンタクト孔の形成をなすもので
あるから、微細なコンタクト孔を極めて正確かつ容易に
形成できる特長がある。
不純物を注入することによって生ずるシリコン窒化膜の
増速酸化作用を利用して、同シリコン窒化膜上への選択
的なマスク形成によりコンタクト孔の形成をなすもので
あるから、微細なコンタクト孔を極めて正確かつ容易に
形成できる特長がある。
第１図（ａ）ないしくｃ）は従来例による半導体装置の
製造方法の主要製造工程を順次に示す断面図、第２図（
ａ）たい１（ｅ）Ｒとの発明の一班施例１にＩＡ冊ト製
造方法の主要製造工程を順次に示す断面図である。 （１１）・・・・シリコン半導体基板、（１２）・・・
・フィールド、ゲート酸化膜、 （１３）・・・・ゲー
ト、配線用多結晶シリコン膜、（１４）・・・・ソース
、ドレイン領域、（１５）・・・・燐を含んだシリコン
酸化膜、（１６）・・・・耐エツチングマスクとしての
フォトレジスト、（１７）・・・・コ７り／’＋一孔、
（１８）・・・・シリコン窒化膜、（１８ａ）・・・・
燐がイオン注入されたシリコン窒化膜部分、（１８ｂ）
・・・・燐がイオン注入されないシリコン窒化膜部分、
（１９）・・・・イオン注入のマスクとしての７オトレ
ジス）、（２Ｑ）・・・・燐ヲ含んだシリコン窒化膜を
酸化させた膜。 代理人 大岩増雄 第１図 （Ｏ）１３ （ｂ） 第２図 （Ｃン （ｂ） （Ｃ） 第１頁の続き ■発明者 栄 森 貴 尚 伊丹市瑞原４丁アイ研究所
内 ＠発明者 板 倉 秀 明 伊丹市瑞原４丁アイ研究所
内 目１番地 三菱電機株式会社エル・ニス・目１番地 三
菱電機株式会社エル・ニス・手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１４７５２５号２、発明
の名称 半導体装置の製造方法３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号明細書の
特許請求の範囲の欄 「（１１少なくとも主面に素子領域を形成した半導体基
板上、もしくはこの基板上のゲート酸化膜およびゲート
などを含む全表面にシリコン窒化膜を形成する工程と、
このシリコン窒化膜上のコンタクト孔形成位置に不純物
注入マスクを選択的に形成する工程と、ついでこのマス
クを注入マスクとして前記シリコン窒化膜に不純物をイ
オン注入する工程と、前記不純物注入マスクを除去する
工程と、前記シリコン窒化膜を酸化する工程と、続いて
前記マスク位置に対応して残された。不純物がイオン注
入されないシリコン窒化膜部分、もしくはシリコン窒化
膜部分および同部分対応の前記ゲート酸化膜などを除去
して、同位置に前記素子領域に接するコンタクト孔を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 （２１シリコン窒化膜にイオン注入する不純物が燐であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 （３）シリコン窒化膜を減圧ＣＶＤ法、プラズマＣＶＤ
法、あるいは光ＣＶＤ法のいずれかによって形成するこ
とを特徴とする特許請求の範囲第１項または第２項記載
の半導体装置の製造方法。 （４）不純物注入マスクが写ＸＭ版技術によるフォトレ
ジストパターンによって形成されることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の半
導体装置の製造方法。」以上
製造方法の主要製造工程を順次に示す断面図、第２図（
ａ）たい１（ｅ）Ｒとの発明の一班施例１にＩＡ冊ト製
造方法の主要製造工程を順次に示す断面図である。 （１１）・・・・シリコン半導体基板、（１２）・・・
・フィールド、ゲート酸化膜、 （１３）・・・・ゲー
ト、配線用多結晶シリコン膜、（１４）・・・・ソース
、ドレイン領域、（１５）・・・・燐を含んだシリコン
酸化膜、（１６）・・・・耐エツチングマスクとしての
フォトレジスト、（１７）・・・・コ７り／’＋一孔、
（１８）・・・・シリコン窒化膜、（１８ａ）・・・・
燐がイオン注入されたシリコン窒化膜部分、（１８ｂ）
・・・・燐がイオン注入されないシリコン窒化膜部分、
（１９）・・・・イオン注入のマスクとしての７オトレ
ジス）、（２Ｑ）・・・・燐ヲ含んだシリコン窒化膜を
酸化させた膜。 代理人 大岩増雄 第１図 （Ｏ）１３ （ｂ） 第２図 （Ｃン （ｂ） （Ｃ） 第１頁の続き ■発明者 栄 森 貴 尚 伊丹市瑞原４丁アイ研究所
内 ＠発明者 板 倉 秀 明 伊丹市瑞原４丁アイ研究所
内 目１番地 三菱電機株式会社エル・ニス・目１番地 三
菱電機株式会社エル・ニス・手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１４７５２５号２、発明
の名称 半導体装置の製造方法３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号明細書の
特許請求の範囲の欄 「（１１少なくとも主面に素子領域を形成した半導体基
板上、もしくはこの基板上のゲート酸化膜およびゲート
などを含む全表面にシリコン窒化膜を形成する工程と、
このシリコン窒化膜上のコンタクト孔形成位置に不純物
注入マスクを選択的に形成する工程と、ついでこのマス
クを注入マスクとして前記シリコン窒化膜に不純物をイ
オン注入する工程と、前記不純物注入マスクを除去する
工程と、前記シリコン窒化膜を酸化する工程と、続いて
前記マスク位置に対応して残された。不純物がイオン注
入されないシリコン窒化膜部分、もしくはシリコン窒化
膜部分および同部分対応の前記ゲート酸化膜などを除去
して、同位置に前記素子領域に接するコンタクト孔を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 （２１シリコン窒化膜にイオン注入する不純物が燐であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 （３）シリコン窒化膜を減圧ＣＶＤ法、プラズマＣＶＤ
法、あるいは光ＣＶＤ法のいずれかによって形成するこ
とを特徴とする特許請求の範囲第１項または第２項記載
の半導体装置の製造方法。 （４）不純物注入マスクが写ＸＭ版技術によるフォトレ
ジストパターンによって形成されることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の半
導体装置の製造方法。」以上
Claims (4)
- （１）少なくとも主面に素子領域を形成した半導体基板
上、もしくはこの基板上のゲート酸化膜およびゲートな
どを含む全表面にシリコン窒化膜を形成する工程と、こ
のシリコン窒化膜上のコンタクト孔形成位置に不純物注
入マスクを選択的に形成する工程と、ついでこのマスク
を注入マスクとして前記シリコン窒化膜に不純物をイオ
ン注入する工程と、前記不純物注入マスクを除去する工
程と、前記不純物がイオン注入されたシリコン窒化膜部
分の全てを酸化して酸化膜に代える工程と、続いて前記
マスク位置に対応して残された。不純、物がイオン注入
されないシリコン窒化膜部分、もしくはシリコン窒化膜
部分および同部分対応の前記ゲート酸化膜などを除去し
て、同位置に前記素子領域に接するコンタクト孔を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 - （２）シリコン窒化膜にイオン注入する不純物が燐であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）シリコン窒化膜を減圧ＣＶＤ法、プラズマＣＶＤ
法、あるいは光ＣＶＤ法のいずれかによって形成するこ
と全特徴とする特許請求の範囲第１項または第２項記載
の半導体装置の製造方法。 - （４）不純物注入マスクが写真製版技術によるフォトレ
ジストパターンによって形成されることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147525A JPS6037727A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147525A JPS6037727A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037727A true JPS6037727A (ja) | 1985-02-27 |
Family
ID=15432282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147525A Pending JPS6037727A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037727A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183137A (ja) * | 1989-09-08 | 1991-08-09 | Hyundai Electron Ind Co Ltd | 自己整合コンタクト方法を利用した半導体装置製造方法 |
-
1983
- 1983-08-10 JP JP58147525A patent/JPS6037727A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183137A (ja) * | 1989-09-08 | 1991-08-09 | Hyundai Electron Ind Co Ltd | 自己整合コンタクト方法を利用した半導体装置製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| KR960019649A (ko) | 반도체 장치의 제조방법 | |
| JPS6037727A (ja) | 半導体装置の製造方法 | |
| US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
| JPS60244043A (ja) | 相補型半導体装置の製造方法 | |
| US4544940A (en) | Method for more uniformly spacing features in a lateral bipolar transistor | |
| JPH0254571A (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPH01253932A (ja) | 半導体装置の製造方法 | |
| JPS6142138A (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPH02181963A (ja) | 半導体装置の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JPH0461163A (ja) | 半導体装置の製造方法 | |
| JPH01293533A (ja) | 半導体装置の製造方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 | |
| JPH0414850A (ja) | 半導体装置及びその製造方法 | |
| JPH06120243A (ja) | 半導体装置の製造方法 | |
| JPH01187976A (ja) | 半導体装置の製造方法 | |
| JPH01136367A (ja) | 半導体装置の製造方法 | |
| KR19980036133A (ko) | 반도체 소자의 제조 방법 | |
| JPS5931067A (ja) | 縦型トランジスタの製法 | |
| JPS6092665A (ja) | 半導体装置の製造方法 | |
| JPH02105422A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0621093A (ja) | 半導体装置の製造方法 |