JPS6042834A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6042834A JPS6042834A JP58150284A JP15028483A JPS6042834A JP S6042834 A JPS6042834 A JP S6042834A JP 58150284 A JP58150284 A JP 58150284A JP 15028483 A JP15028483 A JP 15028483A JP S6042834 A JPS6042834 A JP S6042834A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wet etching
- sio2
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シリコン酸化膜（以下Ｓｉ２０膜と記す）の
パターン形成を含む半導体装置の製造方法に関するもの
である。
パターン形成を含む半導体装置の製造方法に関するもの
である。
（従来例の構成とその問題点）
Ｓ ｉｏ、膜は半導体装置における絶縁層や保護膜とし
て多く使用されている。以下図面を参照し゛ながら従来
のＳ ｉＯ２膜の湿式食刻によるパターン形成方法につ
いて説明する。第１図は従来の湿式食刻によるＳ ｉＯ
２膜のノ４ターン形成方法を示した工程断面図で、まず
、半導体基板１の表面に形成されたＳ ｉＯ２膜２の、
食刻時にマスクとなるボッ型フォトレジスト膜３に所定
のパターン形式を行なう（第１図（ａ））。次に前記５
ＩＯ２膜２をフッ酸の緩衝液等の適当な食刻溶液で湿式
食刻を行ない、５ｉ０２膜２のパターン形成を行なう（
第１図（ｂ））。パターンが１〜２μｍ程度の微細な場
合、フォトレノストは前記のポジ型フォトレノストが用
いられる。このとき、ボッ型フォトレジスト膜３と８１
０２膜２との界面における密着・性が充分でなく、前記
界面での食刻溶液の浸透によシ、第１図（ｂ）に示した
５ｒ０２膜３の側面食刻長ｔが大きくなりやすぐ、Ｓｉ
Ｏ□膜３の微細パターンの形成が困難になる傾向がある
という問題点を有していた。
て多く使用されている。以下図面を参照し゛ながら従来
のＳ ｉＯ２膜の湿式食刻によるパターン形成方法につ
いて説明する。第１図は従来の湿式食刻によるＳ ｉＯ
２膜のノ４ターン形成方法を示した工程断面図で、まず
、半導体基板１の表面に形成されたＳ ｉＯ２膜２の、
食刻時にマスクとなるボッ型フォトレジスト膜３に所定
のパターン形式を行なう（第１図（ａ））。次に前記５
ＩＯ２膜２をフッ酸の緩衝液等の適当な食刻溶液で湿式
食刻を行ない、５ｉ０２膜２のパターン形成を行なう（
第１図（ｂ））。パターンが１〜２μｍ程度の微細な場
合、フォトレノストは前記のポジ型フォトレノストが用
いられる。このとき、ボッ型フォトレジスト膜３と８１
０２膜２との界面における密着・性が充分でなく、前記
界面での食刻溶液の浸透によシ、第１図（ｂ）に示した
５ｒ０２膜３の側面食刻長ｔが大きくなりやすぐ、Ｓｉ
Ｏ□膜３の微細パターンの形成が困難になる傾向がある
という問題点を有していた。
（発明の目的ン
本発明の目的はＳ １０２膜の湿式食刻におけるＳ１０
２膜とマスクとなるポジ型フォトレジスト膜との′界面
での食刻を減らし、もってＳ ｉＯ２膜の微細・り一ン
形成の難点を軽減しうろことを可能とする半導体装置の
製造方法を提供することである。
２膜とマスクとなるポジ型フォトレジスト膜との′界面
での食刻を減らし、もってＳ ｉＯ２膜の微細・り一ン
形成の難点を軽減しうろことを可能とする半導体装置の
製造方法を提供することである。
（発明の構成）
本発明の半導体装置の製造方法は、ポジ型フォトレジス
トを用いて半導体基板上に形成した５ｌｏ２膜のｉｅタ
ーン形成を行なう・に際し、まず、ポジ型フォトレ・ノ
ストをマスクとし、フッ素を含むプラズマによるＳｉｏ
２膜の乾式食刻を行ない、しかる後、さらに湿式・によ
るＳ ｓ Ｏ２膜の食刻を行なうものであシ、これによ
！＋ ５ｔＯ２膜の湿式食刻時におけるＳ ｔ Ｏ２膜
とレジスト膜との界面での食刻を軽減でき、さらに前記
湿式食刻時間が短くなることと合わせて、同湿式食刻に
よるＳ ｒ ０２膜の側面食刻を減らすことができるも
のである。なお前記プラズマを四フッ化炭素（以下ＣＨ
４と略す）もしくは三フッ化−水素化炭素（以下ＣＨＦ
３と略す）よシ生成することによシ前記の作用をよ）効
果的に行なうことができ−７る。
トを用いて半導体基板上に形成した５ｌｏ２膜のｉｅタ
ーン形成を行なう・に際し、まず、ポジ型フォトレ・ノ
ストをマスクとし、フッ素を含むプラズマによるＳｉｏ
２膜の乾式食刻を行ない、しかる後、さらに湿式・によ
るＳ ｓ Ｏ２膜の食刻を行なうものであシ、これによ
！＋ ５ｔＯ２膜の湿式食刻時におけるＳ ｔ Ｏ２膜
とレジスト膜との界面での食刻を軽減でき、さらに前記
湿式食刻時間が短くなることと合わせて、同湿式食刻に
よるＳ ｒ ０２膜の側面食刻を減らすことができるも
のである。なお前記プラズマを四フッ化炭素（以下ＣＨ
４と略す）もしくは三フッ化−水素化炭素（以下ＣＨＦ
３と略す）よシ生成することによシ前記の作用をよ）効
果的に行なうことができ−７る。
（実施例の説明）
以゛下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第２図は、本発明の一実施例における半導体装置の製造
方法の各工程を示す半導体装置の断面図である。まず、
半導体基板１の表面に、減圧ＣＶＤ法（装置はＫｏＫｕ
ａａｉ Ｅｌｅｃｔｒｉｃ社製］）Ｊ−８３００゜基板
温度は３２０℃）によって、５ｉｏ２膜２を厚さｓ ｏ
００’Ｘに形成し、さらに前記Ｓ ｓ Ｏ２膜２の表
面にポジ型フォトレジスト３として０ＦＰＲ−８００（
東京応化工業社製）を厚さ４０００Ｘとなるようにスピ
ン塗、布し、９０℃で２５分間窒素ガス雰囲気中テア’
Ｌ／ ベーク後、露光、現像を行ないポジ型７オトレ
どスト３のパターンを形成し、１３０℃で１５分間窒素
ガス雰囲気中でポストベークを行なう（第２図０）、次
に、ＣＦ４を用イＳ ｉ Ｏ２膜のゾラズマ乾式食刻を
行なう。前記乾式食刻は日電アネルハ社製、ＤＥＭ −
４５１を用イｃＦ４ノ流量を４゜ＳＣＣＭ 、圧を５０
ｍＴｏｒｒとし、高周波電力を２００ Ｗとして２分
間行なう（第２図（ｂ））。このとき前記乾式食刻によ
るＳ １０２膜の食刻深さＸは約１２００Ｘであり、同
時に食刻されるポジ型フォトレジスト４の食刻深さｔも
同様に約１２００Ｘである０しかる後、フッ化水＄１（
４７％）とフッ化アンモニウム水溶液（４０％）を容量
比１：５に混合した食刻溶液（液温は２５℃）に２０秒
間浸漬し、Ｓ ＩＯ２膜２の湿式食刻を行なう（第２図
（ｃ））。
方法の各工程を示す半導体装置の断面図である。まず、
半導体基板１の表面に、減圧ＣＶＤ法（装置はＫｏＫｕ
ａａｉ Ｅｌｅｃｔｒｉｃ社製］）Ｊ−８３００゜基板
温度は３２０℃）によって、５ｉｏ２膜２を厚さｓ ｏ
００’Ｘに形成し、さらに前記Ｓ ｓ Ｏ２膜２の表
面にポジ型フォトレジスト３として０ＦＰＲ−８００（
東京応化工業社製）を厚さ４０００Ｘとなるようにスピ
ン塗、布し、９０℃で２５分間窒素ガス雰囲気中テア’
Ｌ／ ベーク後、露光、現像を行ないポジ型７オトレ
どスト３のパターンを形成し、１３０℃で１５分間窒素
ガス雰囲気中でポストベークを行なう（第２図０）、次
に、ＣＦ４を用イＳ ｉ Ｏ２膜のゾラズマ乾式食刻を
行なう。前記乾式食刻は日電アネルハ社製、ＤＥＭ −
４５１を用イｃＦ４ノ流量を４゜ＳＣＣＭ 、圧を５０
ｍＴｏｒｒとし、高周波電力を２００ Ｗとして２分
間行なう（第２図（ｂ））。このとき前記乾式食刻によ
るＳ １０２膜の食刻深さＸは約１２００Ｘであり、同
時に食刻されるポジ型フォトレジスト４の食刻深さｔも
同様に約１２００Ｘである０しかる後、フッ化水＄１（
４７％）とフッ化アンモニウム水溶液（４０％）を容量
比１：５に混合した食刻溶液（液温は２５℃）に２０秒
間浸漬し、Ｓ ＩＯ２膜２の湿式食刻を行なう（第２図
（ｃ））。
第３図は、前記実施例において、乾式食刻の時間をそれ
ぞれ０分、１分、２分、３分としたときのＳｉＯ２膜の
側面食刻長ｔと湿式食刻時間との関係を示した特性図で
ある。なお同第３図の縦呻ｔの値は走査型電子顕微鏡（
以下ＳＥＭと略す）を用いた観察によるものである。湿
式食刻を行なわない場合、すなわち前記第３図における
横軸が０分の場合にはいずれの乾式食刻時間においても
Ｓ ｉＯ２膜の側面食刻はみられなかった（すなわちＬ
＝ ０ ）ｎｎ ）。これより ８１０２膜の側面食刻
は主に湿式食刻によシ生じ、前記一実施例に示すように
湿式食刻を行なう前に乾式食刻を行なうことによシ湿式
食刻によシ除去すべきＳ １０２膜の厚さが減少、湿式
食刻だけの場合に比べ湿式食刻時間が短くなシ、５Ｉ０
２膜の１１１ＩＩ面食刻を軽減することができる。さら
゛に、前記第３図において乾式食刻時間の増加に伴い、
同一湿式食刻時間におけるＳ ｒ ０２腹側面食刻長ｔ
が減少している。これはＣＦ４プラズマによる乾式食刻
にょシ、マスクであるポジ型フォトレジストとＳ、Ｊ
Ｏ２膜との界面での密着性が増し、湿式食刻時における
前記界面での食刻溶液の浸透が少なくなったためと推定
される。なお、第４図は前記一実施例におけるＣＦ４プ
ラズマ食刻時間とポジ型フォトレジストの食刻長ｔとの
関係を示した特性図で、前記食刻長ｔはＣＦ４プラズマ
食刻時間と共に“増カル、前記一実施例の次に続く工程
（例えばリフトオフなど）においてポジ型フォ、トレジ
ストが必要な場合、ＣＦ４プラズマ食刻時間はレジスト
膜厚によシ゛異なるが、短時間が望ましい。前記一実施
例においては前記第３図よシ乾式食刻時間が２分以上で
はＳ ｉ Ｏ？膜の側面食刻長ｔはほぼ同程度となる。
ぞれ０分、１分、２分、３分としたときのＳｉＯ２膜の
側面食刻長ｔと湿式食刻時間との関係を示した特性図で
ある。なお同第３図の縦呻ｔの値は走査型電子顕微鏡（
以下ＳＥＭと略す）を用いた観察によるものである。湿
式食刻を行なわない場合、すなわち前記第３図における
横軸が０分の場合にはいずれの乾式食刻時間においても
Ｓ ｉＯ２膜の側面食刻はみられなかった（すなわちＬ
＝ ０ ）ｎｎ ）。これより ８１０２膜の側面食刻
は主に湿式食刻によシ生じ、前記一実施例に示すように
湿式食刻を行なう前に乾式食刻を行なうことによシ湿式
食刻によシ除去すべきＳ １０２膜の厚さが減少、湿式
食刻だけの場合に比べ湿式食刻時間が短くなシ、５Ｉ０
２膜の１１１ＩＩ面食刻を軽減することができる。さら
゛に、前記第３図において乾式食刻時間の増加に伴い、
同一湿式食刻時間におけるＳ ｒ ０２腹側面食刻長ｔ
が減少している。これはＣＦ４プラズマによる乾式食刻
にょシ、マスクであるポジ型フォトレジストとＳ、Ｊ
Ｏ２膜との界面での密着性が増し、湿式食刻時における
前記界面での食刻溶液の浸透が少なくなったためと推定
される。なお、第４図は前記一実施例におけるＣＦ４プ
ラズマ食刻時間とポジ型フォトレジストの食刻長ｔとの
関係を示した特性図で、前記食刻長ｔはＣＦ４プラズマ
食刻時間と共に“増カル、前記一実施例の次に続く工程
（例えばリフトオフなど）においてポジ型フォ、トレジ
ストが必要な場合、ＣＦ４プラズマ食刻時間はレジスト
膜厚によシ゛異なるが、短時間が望ましい。前記一実施
例においては前記第３図よシ乾式食刻時間が２分以上で
はＳ ｉ Ｏ？膜の側面食刻長ｔはほぼ同程度となる。
これは前記のＣＦ４ｆラズマ食刻によるポジ型フォトレ
ジストトＳ１０□膜の密着性を増す効果が２分以上では
増加しないためと推定される。以上のことよシ、前記一
実施例においては、その中に示すようにＣＦ４７’ラズ
マ食刻時間は、２分が望ましい。さらにプラズマｋ Ｃ
ＨＦ３より生成しても条件は異なるが、同様の効果が得
られる。
ジストトＳ１０□膜の密着性を増す効果が２分以上では
増加しないためと推定される。以上のことよシ、前記一
実施例においては、その中に示すようにＣＦ４７’ラズ
マ食刻時間は、２分が望ましい。さらにプラズマｋ Ｃ
ＨＦ３より生成しても条件は異なるが、同様の効果が得
られる。
（発明の効果）
以上の説明から明らかなように、本発明は、ボッ型フォ
トレノストをマスクとし、フッ素を含むプラズマによ’
Ｉ Ｓ １０２膜の乾式食刻を行ない、しがる後さらに
５１０２膜を湿式食刻することにより、Ｓ １０２膜と
ボッ型フォトレノストの、密着性が増し、さらに湿式食
刻時間を短かくできることと合わせて、５Ｉ０２膜の側
面食刻を軽減するという優れた効果が得られ、その結果
、Ｓ＋Ｑ２膜の１〜２μｍの微細パターン形成の困難さ
を緩和することが可能となる。さらに、本発明はフッ素
を含むプラズマの食刻が、ボッ型フォトレジストをも食
刻することから、ポジ型フォトレノストのパターン形成
時のレノスト残渣を除去するという効果も得られる。
トレノストをマスクとし、フッ素を含むプラズマによ’
Ｉ Ｓ １０２膜の乾式食刻を行ない、しがる後さらに
５１０２膜を湿式食刻することにより、Ｓ １０２膜と
ボッ型フォトレノストの、密着性が増し、さらに湿式食
刻時間を短かくできることと合わせて、５Ｉ０２膜の側
面食刻を軽減するという優れた効果が得られ、その結果
、Ｓ＋Ｑ２膜の１〜２μｍの微細パターン形成の困難さ
を緩和することが可能となる。さらに、本発明はフッ素
を含むプラズマの食刻が、ボッ型フォトレジストをも食
刻することから、ポジ型フォトレノストのパターン形成
時のレノスト残渣を除去するという効果も得られる。
第１図は従来の湿式食刻のみによるＳ １０２膜のパ、
ターン形成における半導体装置の工程断面図、第２図は
本発明の一実施例における半導体装置の製造方法の工程
断面図、第３図は本発明の前記一実施例におけるＣＦ４
７°ラズマ食刻の効果を示した特性図、第４図は前記Ｃ
Ｆ４ｆラズマによるボッ型７オトレノストの食刻を示し
た特性図である。 １・・・半導体基板、２・・・５１０２膜、３・・・ボ
ッ型フォトレノスト、ｔ・二５１０２膜の測面食刻長。 特許出願人 松下電器産業株式会社 代理人星 野 恒 司、°閂１ １１ 第１図 第２図 第 ３ 図。 温弐骨刺時’ｆｌｌ（分２ 第４図 乾た１１１蒔閘（か２
ターン形成における半導体装置の工程断面図、第２図は
本発明の一実施例における半導体装置の製造方法の工程
断面図、第３図は本発明の前記一実施例におけるＣＦ４
７°ラズマ食刻の効果を示した特性図、第４図は前記Ｃ
Ｆ４ｆラズマによるボッ型７オトレノストの食刻を示し
た特性図である。 １・・・半導体基板、２・・・５１０２膜、３・・・ボ
ッ型フォトレノスト、ｔ・二５１０２膜の測面食刻長。 特許出願人 松下電器産業株式会社 代理人星 野 恒 司、°閂１ １１ 第１図 第２図 第 ３ 図。 温弐骨刺時’ｆｌｌ（分２ 第４図 乾た１１１蒔閘（か２
Claims (2)
- （１）半導体基板上に形成したシリコン酸化膜のパター
ン形成に際し、ポジ型フォトレノストヲマスクとし、フ
ッ素を含むプラズマによる乾式食刻を行ない、しかる後
、続いて湿式食刻を行なうことを特徴とする半導体装置
の製造方法。 - （２） プラズマが四フッ化炭素もしくは三ンッ化−水
素化炭素より生成することを特徴とする特許請求の範囲
第（１）項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150284A JPS6042834A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150284A JPS6042834A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042834A true JPS6042834A (ja) | 1985-03-07 |
Family
ID=15493610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150284A Pending JPS6042834A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042834A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289818A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US4847183A (en) * | 1987-09-09 | 1989-07-11 | Hewlett-Packard Company | High contrast optical marking method for polished surfaces |
| US5354369A (en) * | 1992-05-13 | 1994-10-11 | Canon Kabushiki Kaisha | Ink, ink-jet recording process making use of the ink, and equipment therefor |
| CN103646870A (zh) * | 2013-11-15 | 2014-03-19 | 中国科学院物理研究所 | 薄膜窗口的制备方法 |
-
1983
- 1983-08-19 JP JP58150284A patent/JPS6042834A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289818A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US4847183A (en) * | 1987-09-09 | 1989-07-11 | Hewlett-Packard Company | High contrast optical marking method for polished surfaces |
| US5354369A (en) * | 1992-05-13 | 1994-10-11 | Canon Kabushiki Kaisha | Ink, ink-jet recording process making use of the ink, and equipment therefor |
| CN103646870A (zh) * | 2013-11-15 | 2014-03-19 | 中国科学院物理研究所 | 薄膜窗口的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345532B2 (ja) | ||
| JPS6042834A (ja) | 半導体装置の製造方法 | |
| JPH0343777B2 (ja) | ||
| JPS6255694B2 (ja) | ||
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPH0621020A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JPH03261143A (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0212822A (ja) | 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法 | |
| JPS5958837A (ja) | 半導体装置の製造方法 | |
| JPS6159735A (ja) | 結晶エツチング方法 | |
| JPS62112342A (ja) | 素子分離領域の形成方法 | |
| JPH0828359B2 (ja) | エツチング方法 | |
| JP2004235297A (ja) | 半導体装置の製造方法 | |
| JPH01297822A (ja) | 半導体装置の製造方法 | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPS6337502B2 (ja) | ||
| JPH01286330A (ja) | 半導体装置の製造方法 | |
| JPH0626203B2 (ja) | 微細加工方法 | |
| JPH02128422A (ja) | 半導体装置の製造方法 |