JPS6042928A - ３相ソリツドステ−トリレ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、３相交流電源の負荷への供給を接断制御する
３相ソリツドステートリレー（以下３相ＳＳＲと記す）
に関するものである。

〔従来技術〕

従来、３相交流モータの駆動制御を行なう場合には、メ
カニカルリレーである電磁開閉器を用い、これを開閉制
御することにより該モータへの３相交流電源の供給を接
断制御するようにしていた。

ところが、この電磁開閉器は、その開閉頻度が商い使用
状況下では、その接点の摩耗が激しくなり、寿命が短く
なるという問題があった。

ところで、従来、単相交流電源の負荷への供給を接断制
御するためのものとしては、半導体装置いた無接点式の
単相ソリッドステートリレー（以下単相ＳＳＲと記す）
があり、これは上記電磁開閉器のような接点は必要ない
ものであり、従って上記接点の摩耗による寿命低下の問
題は生じない。

第１図ｔａ）ｆｂ）は、このような単相ＳＳＲの２つの
例を示すもので、第１図＋ａ＋の単相ＳＳＲは端子が両
側部に設けられたものである。この第１図（ａｌにおい
て、１は単相ＳＳＲ，１λ、１ｂは該単相５ＳＲＩの一
方の側部に設けられ、単相交流電源の負荷への供給を接
置するための外部からの制御信号を制御回路に印加する
ための制御端子、ｌｃ。

ｌｄは上記単相５ＳＲＩの他方の側部に設けられ、電源
側、負荷側からの単相ケーブルを接続するための一対の
主端子である。

次に、第１図（ｂｌは端子が一方の側部に集中して設け
られた単相Ｓ　Ｓ、　Ｒを示し、同図において、２は単
相５ＳＲ１２ａ、２ｂは第１図（ａｌの１ａ、１ｂに相
当する制御端子、２ｃ、２ｄは第１図（ａｌのｌｃ、ｌ
ｄに相当する一対の主端子である。

第２図は上記単相ＳＳＲの半導体主素子回路８０を示し
、同図において、８１，８２．ｉま電源側。

負荷側主端子、８３．８４は第１．第２サイリスク、８
５．８６は図示しない制御回路に接続される制御端子、
８７．８８はそれぞれ抵抗８９．ダイオード９０からな
る第１．第２ゲート補助回路である。

そして上記制御回路に外部から印加され名制御信号が“
Ｈ”のときは、上記制御端子８５．８６間が短絡され、
これにより単相交流の正の半サイクルにおいては、型銑
側主端子８１．第１ゲー１補助回路８７．制御端子８５
．’８６間、第２サイリスク８４のゲート負荷側主端子
８２の経路で補助電流が流れて第２サイリスク８４がオ
ンし、これにより主電流が電源側主端子８１から第２サ
イリスタ８４を通って負荷側主端子８２に流れ、また単
相交流の負の半サイクルでは、同様にして第２ゲート補
助回路８８及び第１サイリスタ８３が動作し、主電流が
負荷側から第１サイリスタ８３を通って電源側に流れ、
その結果負荷に単相電力が供給されることとなる。

一方、上記制御信号が°′Ｌ”のときは、上記制御端子
８５．８６間は開放状態となり、その結果両サイリスク
８３．８４はオフのままで負荷には単相電力は供給され
ない。従ってこの単相ＳＳＲを用いれば、上記制御信号
によって単相電源の負荷への供給を接置制御できること
となる。

このような従来の状況において、上記３相交流電源の負
荷への供給を接置制御する場合は、電磁開閉器の代わり
に上記単相ＳＳＲを組合わせることによって上記寿命低
下の問題を回避することが可能であり、このような単相
ＳＳＲを組合わせた３相ＳＳＲとしては、第３図に示す
ものが考えられる。

第３図（ａｌは上記３個の単相５ＳＲ１を単に並列に配
置して構成した３相５ＳＲ３を示す。また同図（ｂｌは
これらの３個の単相５ＳＲＩを一体に形成した３相５Ｓ
Ｒ４を示し、この３相５ＳＲ４は、左端の相のＳＳＲ部
のみの制御端子１ａ’、ｌｂだけを残し、他の２相のＳ
ＳＲ部の制御端子を取り除いたものである。・ また第３図（Ｃ１は上記３個の単相５ＳＲ２を単に並列
に配置して構成した３相５ＳＲ５を示し、一方、同図（
ｄｌはこれらの３個の単相５ＳＲ２を一体に形成した３
相５ＳＲ６を示し、この３相５ＳＲ６では、制御端子２
ａ、２ｂは左端の相のＳＳＲ部のみにその主端子’ｌｃ
、’ｌｄと反対側に設けられている。

ところが、このように３個の単相ＳＳＲ１又は２をその
まま配置して構成した３相５ＳＲ３，５あるいはこれら
を一体形成しただけの３相５ＳＲ４，６では、全ての主
端子ｌｃ、ｌｄあるいは２ｃ、’２ｄが該３相５ＳＲ３
〜６の一方の側部に集中してしまうこととなり、そのた
め各主端子に咳主端子を電源側あるいは負荷側ケーブル
のいずれに接続すべきかの表示（図中のＵ、ｖ、Ｗ、Ｒ
。

Ｓ、Ｔの表示）を行なう必要があり、またこの主端子と
３相ケーブルとの接続作業が煩雑になるという問題が生
じる。

［発明の概要〕 本発明は、かかる従来の状況において、上記電離開閉器
における接点の摩耗による寿命低下という問題を回避で
き、さらには主端子を電源側と負荷側のいずれに接続す
べきかの表示を不要にでき、かつ３相ケーブルと制御信
号線とが交叉することがなく、これらの接続作業を卵重
に容易に行なえる３相ＳＳＲを提供することを目的とし
ている。

即ち本発明は、３相交流電源の負荷への供給を接置する
ための３つの半導体主素子回路を備えた３相ＳＳＲであ
って、かつ該３つの半導体主素子回路の電源側、負荷側
主端子を各相の電源側主端子と負荷側主端子とが相互に
対向し、３つの電源側主端子及び３つの負荷側主端子が
それぞれ相互に平行な直線上に順に並ぶよう配設し、さ
らに制御回路の制御端子を上記主端子が配設された主端
子領域の外方に配設したものである。

〔発明の実施例〕

以下、本発明の実施例を図について説明する。

第４図ｆａ）　（ｂｌは本発明の一実施例にょる３相５
ＳＲ１００を示し、これは第５図に示ずように、３相交
流電源９２と負荷である３相交流モータ９３とを接続す
る３相ケーブル９４の途中に介挿され、上記第２図に示
す半導体主素子回路８ｏと同じ回路を３つ備えた主回路
部９１でもって上記３相交流電源９２のモーフ９３への
供給を接置制御するものである。

第４図＋ａｌ　（ｂｌにおいて、１０はＳＳＲ本体であ
り、該ＳＳＲ本体１０内には図示していないが、上述の
主回路部９１が収容されており、該主回路部９１の３つ
の半導体主素子回路８０は、上記ＳＳＲ本体１０の下面
に固着された１つの放熱用金属板（図示せず）上にこれ
と絶縁して実装されている。

また、上記ＳＳＲ本体１０の第４図ｆａｌ上、下側部に
は、上記主回路部９１の各相の半導体主素子回路８０に
３相ケーブル９４の各線を接続するための主端子板１１
．１’２．’１３が取り付けられている。そしてこの主
端子板１１，１２．１３としては、電源側主端子板１１
ａ、１２ａ、１３ａとこれに対向した負荷側主端子板１
１ｂ、Ｌ２ｂ。

１３ｂとがあり、この電源側主端子板１１ａ、１２ａ、
１３ａ及び負荷側主端子板１１ｂ、１２ｂ。

１３ｂはそれぞれ相互に平行な直線上に並ぶよう配設さ
れている。なお、５１．５２ば３相ケーブル９４を上記
電源側主端子板１１ａ、１２ａ、１３ａ、負荷側主端子
＆１１ｂ、、１２ｂ、１３ｂに締付は接続するための主
端子取付ねしであり、５３は主端子板１１〜１′３と図
示しないゲート中継端子との絶縁距離をとるための出力
バリアである。

また４１〜４４は上記ＳＳＲ本体１０を被取付体に取り
付けるための取付穴である。

また上記主端子板１１〜１３が配設された主端子領域の
外力、例えば上記ＳＳＲ本体１０の第４図（ａｌの左、
右側部中央には、制御端手取イ」座３０゜２０が形成さ
れており、右側の制御端子取付座２０には、上記ＳＳＲ
本体１０内に収容され、半導体主素子回路８０をオン・
オフ制御するｈめの制御回路（図示せず）の制御端子板
２１．２２が固着され、また左側の制御端子取付座３０
には制御端子板３１．３２が固着されている。このよう
にして、制御端子板２１．２２，３１．３２は、上記主
端子領域を電源側主端子領域と負荷側主端子領域とに２
分する直線Ａの近傍に該直線Ａと平行に配設されている
。なお、６Ｌ６２は制御信号入力用リード線を上記制御
端子板２１．２２に接続するための制御端子取付ねしで
ある。

そして、上記ＳＳＲ本体１０の上面には、アブソーバケ
ース４０が取付ねし７１〜７４により締付は固着されて
おり、該アブソーバケース４０内には、上記半導体主素
子ｌ路８０に号−ジ電圧等の異常高電圧が印加されたと
きこれを吸収するためのアブソーバ回路が収容されてい
る。

本実施例の３相ＳＳＲに３相ケーブル９４を接続するに
は、ＳＳＲ本体１０を被取付体に取付穴４１〜４４を利
用してボルト締め固着し、電源側の３相ケーブルの一端
を電源側主端子板１１ａ。

１２ａ、１３’ａに主端子取付ねし５１で締付は接続し
、負荷側の３相ケーブルの一端を負荷側主端子板１１ｂ
、１２ｂ、Ｌ３ｂに主端子取付ねじ５２で締付は接続し
、さらに制御信号入力用リーＩＳ線を制御端子板２１．
２２あるいは３１．３２に制御端子取付ねじ６１．６２
により締め付は接続する。

このような構成になる本実施例では、まず、３相交流電
源の負荷への供給を接置制御するものとして半導体を用
いた３相ＳＳＲを構成したので、接点の摩耗による寿命
低下の問題を解消できる。

また本実施例の３相ＳＳＲでは、電源側主端子板１１ａ
〜１３ａの各々と負荷側主端子板１１ｂ〜１３ｂの各々
とを相互に対向せしめたので、主端子板を電源側あるい
は負荷側のいずれに接続すべきかの表示が不要になり、
配線間違いが生じることがなく、また電源側主端子板１
１ａ、１２ａ。

１３ａ及び負荷側主端子板１ｉｔ）、１２ｂ、１３ｂを
それぞれＳＳＲ本体１０の一方′の側部にまとめて設け
、また制御端子板２１．２２．３１．３２を主端子領域
の外方に設けたので、３相ケーブルと制御信号線とが交
叉することはなく、配線作業を容易に行なうことができ
、さらには半導体主素子回路を放熱用金属板上に設けた
ので、該回路の過熱を防止できる。

なお、上記実施例゛では、ＳＳＲ本体１０の左。

右側部に各１対の制御端子板を設けた場合について説明
したが、この制御端子板は左、右いずれかに１対設けれ
ばよい。また、上記実施例では、説明の都合上主端子板
１１ａ、１２ａ、１３ａを電源側主端子板とし、主端子
板１１ｂ、１２ｂ、１３ｂを負荷側主端子板としたが、
これらは第２図を見ればわかるようにどちらを電源側あ
るいは負荷側にしても良い。

〔発明の効果〕

以上のように、本発明によれば、３つの半導体主素子回
路により３相ＳＳＲを構成したので、従来の電磁開閉器
のような短寿命という問題を解消できるばかりでなく、
該３相ＳＳＲにおいて、３つの半導体主素子回路の電源
側、負荷側主端子を各相の電源側主端子と負荷側主端子
とが相互に対向し、３つの電源側主端子及び３つの負荷
側主端子がそれぞれ相互に平行な直線上に順に並ぶよう
配設し、さらに制御回路の制御端子を主端子領域の外方
に配設したので、主端子を電源側と負荷側のいずれに接
続すべきかの表示が不要となり、また３相ケーブルと制
御信号線とが交叉することはなく、これらの接続作業の
能率を大きく向上できる効果がある。

【図面の簡単な説明】

第３図１ａｌは従来の単相ＳＳＲの斜視図、第１図（ｂ
ｌは従来の他の単相ＳＳＲの斜視図、第２図は従来の単
相ＳＳ、Ｈの回路図、第３図１ａｌ、Ｔｂ）、　（Ｃ１
，（ｄｌは本発明の考案の基中で考えられた３相Ｓ、Ｓ
Ｒを示す平面図、第４図（ａ）は本発明の一実施例によ
る３相ＳＳＲの平面図ζ第４図（ｂｌはその側面図、第
５図は上記実施例の３相ＳＳＲの使用状態における電源
、負荷との接続関係を示す回路図である。 １１ａ、１２ａ、、１３ａ・・・電源側主端子、１１ｂ
、１２ｂ、１３ｂ・・・負荷側主端子、２１．２２・・
・制御端子、８０・・・半導体主素子回路、９２・・・
３相交流電源、９３・・・負荷、１００・・・３相５Ｓ
Ｒ１Ａ・・・主端子領域を２分する直線。 なお図中、同一符号は同−又は相当部分を示す。 代理人　大岩増雄 第１図 （Ｃ１） 第２図 只ｎ 第３図 第４図

Claims (3)

【特許請求の範囲】
1. （１）３相交流電源の負荷への供給を接断するための３
   つの半導体主素子回路と、該半導体主素子回路をオン・
   オフ制御するための制御回路とを備えた３相ソリツドス
   テートリレーであって、上記３つの半導体主素子回路の
   電源側主端子及び負荷側主端子は各相の電源側主端子と
   負荷側主端子とが相互に対向し３つの電源側主端子及び
   ３つの負荷側主端子が相互に平行な直線上に順ｃ’−並
   ぶように配設され、上記制御回路の制御端子は上記電源
   側主端子及び負荷側主端子が配設された主端子領域の外
   方に配設されていることを特徴とする３相ソリツドステ
   ートリレー。
2. （２）上記半導体主素子回路は、放熱用全屈板上にこれ
   と絶縁して装着されていることを特徴とする特許請求の
   範囲第１項記載の３相ソリツドステートリレー。
3. （３）上記制御端子の端子板は、上記主端子領域を電源
   側主端子領域と負荷側主端子領域とに２分する直線の近
   傍に該直線と平行に配設されていることを特徴とする特
   許請求の範囲第１項又は第２項記載の３相ソリツドステ
   ートリレー。