JPS6043664B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6043664B2 JPS6043664B2 JP52068051A JP6805177A JPS6043664B2 JP S6043664 B2 JPS6043664 B2 JP S6043664B2 JP 52068051 A JP52068051 A JP 52068051A JP 6805177 A JP6805177 A JP 6805177A JP S6043664 B2 JPS6043664 B2 JP S6043664B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- region
- contact pad
- pad
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置特にプラナー半導体装置の選択
された半導体領域に接触するように伸びている導体リー
ドに接続される接触パッドに関する。
された半導体領域に接触するように伸びている導体リー
ドに接続される接触パッドに関する。
この接触パッドはこの接触パッドに接するネールヘツド
ボンドを介して導入導体に接続される。このような接触
は、たとえば１ソリツドステートエレクトロニツクスョ
の１９６師版、第８巻第７３５−７４５頁から公知であ
る。このような半導体装置において、接触バッドとネー
ルヘッドボンドとを自動接触接続機により接触させるに
あつては、接触バッドの寸法が小であればある程、接触
接続の間違いが起ることが多い。
ボンドを介して導入導体に接続される。このような接触
は、たとえば１ソリツドステートエレクトロニツクスョ
の１９６師版、第８巻第７３５−７４５頁から公知であ
る。このような半導体装置において、接触バッドとネー
ルヘッドボンドとを自動接触接続機により接触させるに
あつては、接触バッドの寸法が小であればある程、接触
接続の間違いが起ることが多い。
なんとなれば、ネールヘッドボンドは、接触接続機の本
来の公差のために、接触バッドの中心に正確な再現性を
もつて置かれることができないからである。しかしなが
ら、高周波用の半導体装置の場合は、上記接触バッドが
接続されている導体リードとこの導体リード下方の半導
体基板領域との間の容量が大となりかつ変化すると云う
不都合が生ずることになる。なんとなればネールヘッド
ボンドの接触接続の間違が生じた場合には、ネールヘッ
ドボンドの重なり部分の容量が接触バッドの容量に追加
されるからである。上記重なり部分の面積の変化に応じ
て、上記接触バッドを接続した導体リードと、この導体
リード下方の基板領域（プラナートランジスタの場合に
はこの基板領域はコレクター領域となる）との間の容量
が変化する。
来の公差のために、接触バッドの中心に正確な再現性を
もつて置かれることができないからである。しかしなが
ら、高周波用の半導体装置の場合は、上記接触バッドが
接続されている導体リードとこの導体リード下方の半導
体基板領域との間の容量が大となりかつ変化すると云う
不都合が生ずることになる。なんとなればネールヘッド
ボンドの接触接続の間違が生じた場合には、ネールヘッ
ドボンドの重なり部分の容量が接触バッドの容量に追加
されるからである。上記重なり部分の面積の変化に応じ
て、上記接触バッドを接続した導体リードと、この導体
リード下方の基板領域（プラナートランジスタの場合に
はこの基板領域はコレクター領域となる）との間の容量
が変化する。
このため、高周波トランジスタの場合には、必然的に、
コレクタ領域に対する容量の変動と増加とが生ずる。こ
のコレクタ領域中にはエミッタ領域を有するベース領域
が形成されている。勿論、酸化層を厚くして容量を減少
させることはできる。
コレクタ領域に対する容量の変動と増加とが生ずる。こ
のコレクタ領域中にはエミッタ領域を有するベース領域
が形成されている。勿論、酸化層を厚くして容量を減少
させることはできる。
しかしながら酸化層を厚くすれば製造．工程に不利が生
ずる（酸化時間が長くなり、強力なアンダーエッチング
が必要である）。そして容量の変化を減少させることが
できない。他方、これら容量の変動は接触バッドの寸法
を増大することによつて減少させることはできる。しか
しなが！らそのようにすれば平均容量が増加することに
なる。この発明の目的は、プラナー半導体装置において
、接触バッドにネ←ルヘツドボンドを量産的に接触させ
る場合に、このプラナー半導体装置への′導入容量を減
少しかつ接触バッドに対するネールヘッドボンドの接触
位置の変動に依存する導入容量の変動を減少することに
ある。
ずる（酸化時間が長くなり、強力なアンダーエッチング
が必要である）。そして容量の変化を減少させることが
できない。他方、これら容量の変動は接触バッドの寸法
を増大することによつて減少させることはできる。しか
しなが！らそのようにすれば平均容量が増加することに
なる。この発明の目的は、プラナー半導体装置において
、接触バッドにネ←ルヘツドボンドを量産的に接触させ
る場合に、このプラナー半導体装置への′導入容量を減
少しかつ接触バッドに対するネールヘッドボンドの接触
位置の変動に依存する導入容量の変動を減少することに
ある。
この発明は第１の半導体装置と、この第１の半導体装置
とＰｎ接合を形成する少なくとも１つの第２の半導体装
置を有する半導体装置に適用される。第１の半導体領域
上に設けられた絶縁層上に設けられた接触バッドは第２
の半導体領域に接し上記絶縁層上を伸びる導体リードに
接続されており、この接触バッドにネールヘッドボンド
が接触せしめられる。この半導体装置は、第１の導電型
を有する第１の半導体領域と、この第１の半導体領域と
Ｐｎ接ｌ合を形成するようにこの第１の半導体領域内に
設けられた第２の導電型を有する第２の半導体領域と、
上記第１の半導体領域上に設けられた絶縁層と、この絶
縁上に設けられた接触バッドと、１端が上記第２の半導
体領域に接して上記絶縁層上を一伸び他端が上記接触バ
ッドに接続された第１の導体リードとを有する。
とＰｎ接合を形成する少なくとも１つの第２の半導体装
置を有する半導体装置に適用される。第１の半導体領域
上に設けられた絶縁層上に設けられた接触バッドは第２
の半導体領域に接し上記絶縁層上を伸びる導体リードに
接続されており、この接触バッドにネールヘッドボンド
が接触せしめられる。この半導体装置は、第１の導電型
を有する第１の半導体領域と、この第１の半導体領域と
Ｐｎ接ｌ合を形成するようにこの第１の半導体領域内に
設けられた第２の導電型を有する第２の半導体領域と、
上記第１の半導体領域上に設けられた絶縁層と、この絶
縁上に設けられた接触バッドと、１端が上記第２の半導
体領域に接して上記絶縁層上を一伸び他端が上記接触バ
ッドに接続された第１の導体リードとを有する。
上記接触バッドは複数の第１のバッド片と複数の第２の
バッド片とを含んでおり、第２のバッド片のそれぞれ第
２の導体リードを介して第１の導体リードに接続されて
おり、第１のバッド片のそれぞれは相互にかつ第２のバ
ッド片と電気的に分離されており、接触バッド上に接触
するネールヘッドボンドを支持するように配置されてい
る。接触バッドの構造が本発明装置の接触バッドと異な
るが本発明の目的を達成することが出来る半導体装置（
本発明の発明者の着想によるものであつて公知ではない
）を第１乃至第３図を参照して本発明の半導体装置の理
解を容易ならしめることとする。
バッド片とを含んでおり、第２のバッド片のそれぞれ第
２の導体リードを介して第１の導体リードに接続されて
おり、第１のバッド片のそれぞれは相互にかつ第２のバ
ッド片と電気的に分離されており、接触バッド上に接触
するネールヘッドボンドを支持するように配置されてい
る。接触バッドの構造が本発明装置の接触バッドと異な
るが本発明の目的を達成することが出来る半導体装置（
本発明の発明者の着想によるものであつて公知ではない
）を第１乃至第３図を参照して本発明の半導体装置の理
解を容易ならしめることとする。
第１図はｐ型の第１の半導体領域１４とｎ型の第２の半
導体領域１３とがＰｎ接合１５を形成しているプラナー
ダイオードの断面を示している。この第１の半導体領域
１４の表面は酸化膜１２によつて掩われている。接触バ
ッド１はこの酸化膜１２上に設けられており、１端が第
２の半導体領域１３に接し酸化膜１２上を伸びている第
１の導体リード４の他端に接続されている。ネールヘッ
ドボンド２はこの接触バッド１に接触している。ネール
ヘッドボンド２を接触バッド１上に接触させるときに、
この接触操作中に接触バッドの所定位置にネールヘッド
ボンド２を正確に接触固定させることは困難である。
導体領域１３とがＰｎ接合１５を形成しているプラナー
ダイオードの断面を示している。この第１の半導体領域
１４の表面は酸化膜１２によつて掩われている。接触バ
ッド１はこの酸化膜１２上に設けられており、１端が第
２の半導体領域１３に接し酸化膜１２上を伸びている第
１の導体リード４の他端に接続されている。ネールヘッ
ドボンド２はこの接触バッド１に接触している。ネール
ヘッドボンド２を接触バッド１上に接触させるときに、
この接触操作中に接触バッドの所定位置にネールヘッド
ボンド２を正確に接触固定させることは困難である。
特に自動接触接続機によつて接触操作を行なう場合には
上記の問題が発生する。第１の半導体領域１４（半導体
基板）に対する第１の導体リード４の容量の変動を最小
にするために、ネールヘッドボンド２の接触部分が接触
バッド１の周辺を越えて拡がるのを防止したとしても、
接触バッド１はある最小の寸法を有していなければなら
ない。最も簡単な場合には、ネールヘッドボンド２の接
触に要する接触バッド１の面積内において、この接触バ
ッド１に孔あけすることによつて本発明の目的を達成す
ることができる。第２図および第３図は、孔あけ接触バ
ッドを有するプラナートランジスタの平面図および第２
図Ａ−Ａ線にそう断面図を示している。
上記の問題が発生する。第１の半導体領域１４（半導体
基板）に対する第１の導体リード４の容量の変動を最小
にするために、ネールヘッドボンド２の接触部分が接触
バッド１の周辺を越えて拡がるのを防止したとしても、
接触バッド１はある最小の寸法を有していなければなら
ない。最も簡単な場合には、ネールヘッドボンド２の接
触に要する接触バッド１の面積内において、この接触バ
ッド１に孔あけすることによつて本発明の目的を達成す
ることができる。第２図および第３図は、孔あけ接触バ
ッドを有するプラナートランジスタの平面図および第２
図Ａ−Ａ線にそう断面図を示している。
第２図において、公知のプラナー拡散方法によつて、ｐ
型の第１の半導体領域１４（半導体基板であつてコレク
タ領域をあられしている）中にｎ形の第２の半導体領域
１３（ベース領域）が形成されている。このベース領域
１３中にｐ型のエミッタ領域１６が拡散によつて形成さ
れている。コレクタ領域１４の表面には絶縁層１２が設
けられている。第３図に示されているように、前記プラ
ナートランジスタは、第１の孔あけ接触バッド１（図示
左側）および第２の孔あけ接触バッド１゛（図示右側）
を含んでいる。第１および第２の接触バッドにはそれぞ
れネールヘッドボンド２が接触せしめられている（第２
図参照）のであるがこれらネールヘッドボンドは製造段
階を示すものとして図示が省略されている。第１の接触
バッド１に接続されている２本の第１の導体リード４の
自由端はベース領域１３に接触しており、孔１７をあけ
たり残りの部分はすべて連結している。この残りの部分
には接触領域９が含まれている。この接触領域９は、個
々のプラナートランジスタに分割する前に個々のプラナ
ートランジスタの測定およびマーク付中にニードルボン
ドを１時的に接触させるための領域であつてこの接触に
必要な面積を有する。第２の接触バッド１゛は第１の接
触バッド１と同じ構造を有するが次の点が異なつている
。即ち第２の接触バッド１″に接続された導体リード１
８はエミッタ領域１６に接しており、同じく第２の接触
バッド１″に接続された他の導体リード１９が図示して
ない絶縁層上に延長されている。第２図に示すように、
第１の接触バッド１の下方においてｐ型第１の半導体領
域１４（コレクタ領域）中にｎ型の第３の半導体領域６
が設けられており、この領域６はコレクタ領域１４とＰ
ｎ接合８を形成している。この第３の領域６は第２の接
触バッド１″に接続された前記導体リード１９の自由端
に接触している。この第３の領域６は本発明の目的を達
成するのに役立つが、このことはドイツの特許公報第１
２９２７関号から公知である。第２図および第３図を参
照して説明したプラナートランジスタにおいては、ネー
ルヘッドボンド２によつて掩われていない接触バッド１
の部分の容量はプラナートランジスタのベース、コレク
タ間の容量に加わることになる。なんとなれば接触バッ
ド１のネールヘッドボンドに掩われていない部分は第１
の導体リード４に電気的に接続されているからである。
この発明は接触バッドのネールヘッドボンドに掩われて
ない部分の容量がベースコレクタ間の容量に加算されな
いようにしたものである。
型の第１の半導体領域１４（半導体基板であつてコレク
タ領域をあられしている）中にｎ形の第２の半導体領域
１３（ベース領域）が形成されている。このベース領域
１３中にｐ型のエミッタ領域１６が拡散によつて形成さ
れている。コレクタ領域１４の表面には絶縁層１２が設
けられている。第３図に示されているように、前記プラ
ナートランジスタは、第１の孔あけ接触バッド１（図示
左側）および第２の孔あけ接触バッド１゛（図示右側）
を含んでいる。第１および第２の接触バッドにはそれぞ
れネールヘッドボンド２が接触せしめられている（第２
図参照）のであるがこれらネールヘッドボンドは製造段
階を示すものとして図示が省略されている。第１の接触
バッド１に接続されている２本の第１の導体リード４の
自由端はベース領域１３に接触しており、孔１７をあけ
たり残りの部分はすべて連結している。この残りの部分
には接触領域９が含まれている。この接触領域９は、個
々のプラナートランジスタに分割する前に個々のプラナ
ートランジスタの測定およびマーク付中にニードルボン
ドを１時的に接触させるための領域であつてこの接触に
必要な面積を有する。第２の接触バッド１゛は第１の接
触バッド１と同じ構造を有するが次の点が異なつている
。即ち第２の接触バッド１″に接続された導体リード１
８はエミッタ領域１６に接しており、同じく第２の接触
バッド１″に接続された他の導体リード１９が図示して
ない絶縁層上に延長されている。第２図に示すように、
第１の接触バッド１の下方においてｐ型第１の半導体領
域１４（コレクタ領域）中にｎ型の第３の半導体領域６
が設けられており、この領域６はコレクタ領域１４とＰ
ｎ接合８を形成している。この第３の領域６は第２の接
触バッド１″に接続された前記導体リード１９の自由端
に接触している。この第３の領域６は本発明の目的を達
成するのに役立つが、このことはドイツの特許公報第１
２９２７関号から公知である。第２図および第３図を参
照して説明したプラナートランジスタにおいては、ネー
ルヘッドボンド２によつて掩われていない接触バッド１
の部分の容量はプラナートランジスタのベース、コレク
タ間の容量に加わることになる。なんとなれば接触バッ
ド１のネールヘッドボンドに掩われていない部分は第１
の導体リード４に電気的に接続されているからである。
この発明は接触バッドのネールヘッドボンドに掩われて
ない部分の容量がベースコレクタ間の容量に加算されな
いようにしたものである。
以下第４図を参照して本発明の一実施例を説明する。第
４図は本発明を適用したプラナートランジスタの平面図
であつて、第３図とは接触バッドの構造が異なるのみで
ある。したがつて接触バッド以外の構造は第２図および
第３図と同様であるのて特に必要な部分以外は説明を省
略する。第４図において第１の接触バッド（図示左側）
は複数の第１の接触バッド片３０（図には６個示されて
いる）と複数の第２の接触バッド片３１（図には２個示
されている）とを第１の接触バッド領域内に含んでいる
。この接触バッド領域内には第３図で説明した接触領域
９を含んでおり、前記した第１の導体リード４は１端が
この接触領域９に接続されており、他端はベース領域１
３に接触している。第２の接触バッド片３０のそれぞれ
は短かい第２の導体リード５によつて接触領域９に接続
されている。この第１の接触バッド上に接触せしめられ
ているネールヘッドボンド２（第２図参照）は図示され
ていない。しかしながら第２の接触バッド片３１と第２
の導体リード５とを結ぶ方向は、第１の接触バッド上に
接触するネールヘッドボンドが最大に偏位する方向に一
致していることがのぞま】しい。第２の接触バッド（図
示右側）はその領域内に複数の第１の接触バッド片３０
（図には３個示されている）と複数の第２の接触バッド
片３１（図には２個示されている）を含んている。第２
の接触バッド片３１のそれぞれは短かい第２の導体リー
ド５を介して接触領域９に接続されていることおよび第
２の接触バッド片３１及び第２の導体リード５の配列方
向はネールヘッドボンド２の接触位置が最大に偏位する
方向と１致していることは第１の接触バッドと同様であ
る。第２の接触バッドにおいては導体リード１８の１端
は接触領域９に接続され、他端はエミッタ領域１６に接
触している。第４図において、第１の接触バッドの下方
のコレクタ領域１４に第３の半導体領域（第３図の半導
体領域６に対応する）を設けることが出来ることおよび
この第３の半導体領域６をエミッタ領域１６に接続する
ことが出来ることは特に図示されてなくても明らかであ
る。
４図は本発明を適用したプラナートランジスタの平面図
であつて、第３図とは接触バッドの構造が異なるのみで
ある。したがつて接触バッド以外の構造は第２図および
第３図と同様であるのて特に必要な部分以外は説明を省
略する。第４図において第１の接触バッド（図示左側）
は複数の第１の接触バッド片３０（図には６個示されて
いる）と複数の第２の接触バッド片３１（図には２個示
されている）とを第１の接触バッド領域内に含んでいる
。この接触バッド領域内には第３図で説明した接触領域
９を含んでおり、前記した第１の導体リード４は１端が
この接触領域９に接続されており、他端はベース領域１
３に接触している。第２の接触バッド片３０のそれぞれ
は短かい第２の導体リード５によつて接触領域９に接続
されている。この第１の接触バッド上に接触せしめられ
ているネールヘッドボンド２（第２図参照）は図示され
ていない。しかしながら第２の接触バッド片３１と第２
の導体リード５とを結ぶ方向は、第１の接触バッド上に
接触するネールヘッドボンドが最大に偏位する方向に一
致していることがのぞま】しい。第２の接触バッド（図
示右側）はその領域内に複数の第１の接触バッド片３０
（図には３個示されている）と複数の第２の接触バッド
片３１（図には２個示されている）を含んている。第２
の接触バッド片３１のそれぞれは短かい第２の導体リー
ド５を介して接触領域９に接続されていることおよび第
２の接触バッド片３１及び第２の導体リード５の配列方
向はネールヘッドボンド２の接触位置が最大に偏位する
方向と１致していることは第１の接触バッドと同様であ
る。第２の接触バッドにおいては導体リード１８の１端
は接触領域９に接続され、他端はエミッタ領域１６に接
触している。第４図において、第１の接触バッドの下方
のコレクタ領域１４に第３の半導体領域（第３図の半導
体領域６に対応する）を設けることが出来ることおよび
この第３の半導体領域６をエミッタ領域１６に接続する
ことが出来ることは特に図示されてなくても明らかであ
る。
第４図において、第１の接触バッド領域に接触せしめら
れたネールヘッドボンド２が最大に偏位して接触領域９
に接触しないことがあつたとしてもこのネールヘッドボ
ンドは第２の導体リード５又は第２の接触バッド片３１
に必ず接触して、このネールヘッドボンド２と第１の導
体リード４とは必ず電気的に接続される。
れたネールヘッドボンド２が最大に偏位して接触領域９
に接触しないことがあつたとしてもこのネールヘッドボ
ンドは第２の導体リード５又は第２の接触バッド片３１
に必ず接触して、このネールヘッドボンド２と第１の導
体リード４とは必ず電気的に接続される。
又ネールヘッドボンドが偏位した場合は第１の接触バッ
ド片３０のいづれかによつて支承される。更に又ネール
ヘッドボンド２に掩われてない第１のバッド片３０の容
量はベースコレクタ間の容量に加算されない。したがつ
て、第４図に示す本発明の半導体装置は第２および第３
図に示す半導体装置よりも本発明の目的をより有効に解
決できる。第１、第２の接触バッド片の形状は図示の形
状に限定されるものではない。
ド片３０のいづれかによつて支承される。更に又ネール
ヘッドボンド２に掩われてない第１のバッド片３０の容
量はベースコレクタ間の容量に加算されない。したがつ
て、第４図に示す本発明の半導体装置は第２および第３
図に示す半導体装置よりも本発明の目的をより有効に解
決できる。第１、第２の接触バッド片の形状は図示の形
状に限定されるものではない。
第１図は接触バッドを有するプラナーＰｎダイオードの
垂直断面図、第２図は孔あき接触バッドを有する高周波
用プラナートランジスタの第３図Ａ−Ａ線にそう垂直断
面図、第３図は第２図に示すプラナートランジスタのネ
ールボンドを省略した平面図、第４図は本発明の１実施
例を示すプラナートランジスタの平面図である。 １・・・接触バッド、２・・・ネールヘッドボンド、４
・・・第１の導体リード、５・・・第２の導体リード、
６・・・第３半導体領域、１２・・・絶縁層、１３・・
・第２半導体領域（又はベース領域）、１４・・・第１
半導体領域（又はコレクタ領域）、１６・・・エミッタ
領域、３０・・・第１の接触バッド片、３１・・・第２
の接触バッド片。
垂直断面図、第２図は孔あき接触バッドを有する高周波
用プラナートランジスタの第３図Ａ−Ａ線にそう垂直断
面図、第３図は第２図に示すプラナートランジスタのネ
ールボンドを省略した平面図、第４図は本発明の１実施
例を示すプラナートランジスタの平面図である。 １・・・接触バッド、２・・・ネールヘッドボンド、４
・・・第１の導体リード、５・・・第２の導体リード、
６・・・第３半導体領域、１２・・・絶縁層、１３・・
・第２半導体領域（又はベース領域）、１４・・・第１
半導体領域（又はコレクタ領域）、１６・・・エミッタ
領域、３０・・・第１の接触バッド片、３１・・・第２
の接触バッド片。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電型を有する第１の半導体領域と、この第
１の半導体領域とＰｎ接合を形成するようにこの第１の
半導体領域内に設けられた第２の導電型を有する第２の
半導体領域と、前記第１の半導体領域上に設けられた絶
縁層と、前記絶縁層上に設けられた接触パッドと、１端
が前記第２の半導体領域に接して前記絶縁層上を伸び他
端が前記接触パッドに接続された第１の導体リードとを
有する半導体装置において、前記接触パッドは複数の第
１のパッド片３０と複数の第２のパッド片３１とを含ん
でおり、前記第２のパッド片のそれぞれは第２の導体リ
ード５を介して前記第１の導体リード４に接続されてお
り、前記第１のパッド片のそれぞれは相互にかつ前記第
２のパッド片と電気的に分離されており、前記接触パッ
ド上に接触するネールヘッドボンド２を支持するように
配置されていることを特徴とする半導体装置。 ２ 特許請求の範囲１における前記第２のパッド片３１
および前記第２の導体リード５は、前記ネールヘッドボ
ンド２の接触位置が最大に変位する方向に配列されてい
ることを特徴とする特許請求の範囲１の半導体装置。 ３ 特許請求の範囲１における前記接触パッドはニード
ルボンドに１時的に接触するのに充分な表面積を有しか
つ前記第１の導体リード４に接続された接触部分９を有
することを特徴とする特許請求の範囲１の半導体装置。 ４ 特許請求の範囲１における半導体装置は更に、前記
第２の導電型の第２の半導体領域１３内に設けられたエ
ミッタ領域１６と、前記接触パッドの下部位置において
前記第１の導電型の第１の半導体領域１４内に設けられ
た第２導電型の第３の半導体領域６と、前記エミッタ領
域１６に第３の導体リード１８を介して接続され前記第
１、第２の接触パッド片３０，３１を含む他の接触パッ
ドとを含み、前記第３の導体リード１８は更に前記第３
の半導体領域６に接触し、前記第１の半導体領域１４は
コレクタ領域を形成し、前記第２の半導体領域１３はベ
ース領域を形成していることを特徴とする特許請求の範
囲１の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2631810A DE2631810C3 (de) | 1976-07-15 | 1976-07-15 | Planares Halbleiterbauelement |
| DE2631810.5 | 1976-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5310267A JPS5310267A (en) | 1978-01-30 |
| JPS6043664B2 true JPS6043664B2 (ja) | 1985-09-30 |
Family
ID=5983078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52068051A Expired JPS6043664B2 (ja) | 1976-07-15 | 1977-06-10 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS6043664B2 (ja) |
| DE (1) | DE2631810C3 (ja) |
| ES (1) | ES460687A1 (ja) |
| FR (1) | FR2358749A1 (ja) |
| GB (1) | GB1535656A (ja) |
| NL (1) | NL183000C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649557A (en) * | 1979-09-28 | 1981-05-06 | Toshiba Corp | Integrated circuit for high-frequency oscillation circuit |
| DE2945670C2 (de) * | 1979-11-12 | 1982-02-11 | Siemens AG, 1000 Berlin und 8000 München | Elektrisch leitende Verbindung der aktiven Teile eines elektrischen Bauelements oder einer integrierten Schaltung mit Anschlußpunkten |
| DE3115856A1 (de) * | 1980-04-22 | 1982-01-21 | Ferranti Ltd., Gatley, Cheadle, Cheshire | Elektrische schaltungsanordnung |
| JPS57181135A (en) * | 1981-04-30 | 1982-11-08 | Nec Home Electronics Ltd | Semiconductor device |
| JPS59144936U (ja) * | 1983-03-17 | 1984-09-27 | オムロン株式会社 | 近接スイツチ |
| JPS6138935U (ja) * | 1984-08-08 | 1986-03-11 | 日本電気株式会社 | 集積回路装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3450965A (en) * | 1966-05-28 | 1969-06-17 | Sony Corp | Semiconductor having reinforced lead structure |
| GB1277333A (en) * | 1969-07-31 | 1972-06-14 | Gen Motors Corp | Semiconductor devices |
| DE2534477C3 (de) * | 1975-08-01 | 1979-04-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Kapazitätsarmer Kontaktierungsfleck |
-
1976
- 1976-07-15 DE DE2631810A patent/DE2631810C3/de not_active Expired
-
1977
- 1977-06-10 JP JP52068051A patent/JPS6043664B2/ja not_active Expired
- 1977-07-05 GB GB28068/77A patent/GB1535656A/en not_active Expired
- 1977-07-12 NL NLAANVRAGE7707719,A patent/NL183000C/xx not_active IP Right Cessation
- 1977-07-13 ES ES460687A patent/ES460687A1/es not_active Expired
- 1977-07-18 FR FR7721929A patent/FR2358749A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE2631810B2 (de) | 1978-07-06 |
| NL7707719A (nl) | 1978-01-17 |
| GB1535656A (en) | 1978-12-13 |
| DE2631810C3 (de) | 1979-03-15 |
| FR2358749B1 (ja) | 1984-01-27 |
| FR2358749A1 (fr) | 1978-02-10 |
| NL183000C (nl) | 1988-06-16 |
| ES460687A1 (es) | 1978-06-16 |
| NL183000B (nl) | 1988-01-18 |
| DE2631810A1 (de) | 1978-01-19 |
| JPS5310267A (en) | 1978-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043664B2 (ja) | 半導体装置 | |
| JPH11307601A (ja) | 半導体装置 | |
| US3697828A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JP5148825B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6313666Y2 (ja) | ||
| JP2850558B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPS6362343A (ja) | プロ−ブ・カ−ド | |
| JPH087235B2 (ja) | 狭小ピッチ対応型プローブカード | |
| JPS5819150B2 (ja) | ホ−ル素子 | |
| JP2000294604A (ja) | テープキャリアパッケージ | |
| JPS6218036Y2 (ja) | ||
| JPH01123440A (ja) | 半導体装置 | |
| JPH01219566A (ja) | プローブ・カード | |
| JP2782870B2 (ja) | リードフレーム | |
| JPH021829Y2 (ja) | ||
| JPH0551184B2 (ja) | ||
| JPS612339A (ja) | プロ−ブカ−ド | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
| JPH062266Y2 (ja) | エッジセンサー | |
| JPS6023983Y2 (ja) | 半導体装置用パッケ−ジ | |
| JPH0110937Y2 (ja) | ||
| JPH0636581Y2 (ja) | プロ−ブボ−ド | |
| JPS625650A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS63181362A (ja) | リ−ドフレ−ム |