JPS6045021A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6045021A JPS6045021A JP58153766A JP15376683A JPS6045021A JP S6045021 A JPS6045021 A JP S6045021A JP 58153766 A JP58153766 A JP 58153766A JP 15376683 A JP15376683 A JP 15376683A JP S6045021 A JPS6045021 A JP S6045021A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- resist
- layer resist
- upper layer
- development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に関する。
従来、半導体装置の製造工程には、レジスト膜の多層構
造を利用してパターニングを行う所謂写真蝕刻工程が設
けられている。すなわち、先ず、パターニングを行う半
導体基板上に、例えばポリメタクリル酸メチル（Ｐ Ｍ
Ｍ Ａ ）からなるレジスト膜を形成し、その上層に
紫外線用のレジスト膜を形成する。次いで、上層のレジ
スト膜の所定領域に選択的に開口部を形成する。
造を利用してパターニングを行う所謂写真蝕刻工程が設
けられている。すなわち、先ず、パターニングを行う半
導体基板上に、例えばポリメタクリル酸メチル（Ｐ Ｍ
Ｍ Ａ ）からなるレジスト膜を形成し、その上層に
紫外線用のレジスト膜を形成する。次いで、上層のレジ
スト膜の所定領域に選択的に開口部を形成する。
次いで、この開口部を有するレジスト膜をマスクにして
、下層のレジスト膜に遠紫外線を照射し、開口部を形成
する。これらのレジスト膜をマスクにして半導体基板に
所定の７４ターニングを施す。
、下層のレジスト膜に遠紫外線を照射し、開口部を形成
する。これらのレジスト膜をマスクにして半導体基板に
所定の７４ターニングを施す。
上述のような写真蝕刻工程を備えた従来の半導体装置の
製造方法では、遠紫外線用のレジストとして主にＰＭＭ
Ａ系レジストが使用されている。しかし、ＰＭＭＡ系レ
ジメしＵ感度が悪く、露光時間が長くなる。更に耐エツ
チング性が悪い。
製造方法では、遠紫外線用のレジストとして主にＰＭＭ
Ａ系レジストが使用されている。しかし、ＰＭＭＡ系レ
ジメしＵ感度が悪く、露光時間が長くなる。更に耐エツ
チング性が悪い。
ＰＭＭＡ系レジストよりも感度の良いＩリメチルイソペ
ニルケトン（ＰＭＩＰＫ）系レシストを使用すると、露
光時間を短縮できるが、他のレジストとの相溶性が強い
ため隣接するレジスト膜との関係で塗布むらが起きる。
ニルケトン（ＰＭＩＰＫ）系レシストを使用すると、露
光時間を短縮できるが、他のレジストとの相溶性が強い
ため隣接するレジスト膜との関係で塗布むらが起きる。
また、現像時に隣接するレジスト膜が溶解するため、微
細パターンの形成を達成できない。更に、リフトオフ構
造を可能にするレジスト膜の積層を実現できない問題が
あった。
細パターンの形成を達成できない。更に、リフトオフ構
造を可能にするレジスト膜の積層を実現できない問題が
あった。
本発明は、レジスト膜の解像性を高め、かつ露光時間を
短縮すると共に、それに付随して起こる■レジスＩａ布
中のレジスト間の溶解による塗布むら、■溶解性のない
レジストの組み合せでも現像中に他の現像液にレジスト
が溶解してしまう。などの問題点をも解決した半導体装
置の製造方法を提供することをその目的とするものであ
る。
短縮すると共に、それに付随して起こる■レジスＩａ布
中のレジスト間の溶解による塗布むら、■溶解性のない
レジストの組み合せでも現像中に他の現像液にレジスト
が溶解してしまう。などの問題点をも解決した半導体装
置の製造方法を提供することをその目的とするものであ
る。
またレジストの組み合せが上記問題により困難と判断さ
れていた多層レジスト構造を可能にする。
れていた多層レジスト構造を可能にする。
本発明は、露光、現像、ベークの工程間に、再露光工程
或はベーク工程を設けて、レジスト膜の解像性を高め、
かつ、露光時間を短縮すると共に、塗布中のレゾスト溶
解性による塗布むら、レジスト残り全なくシ、シかも工
程の短縮を達成した半導体装置の製造方法である。
或はベーク工程を設けて、レジスト膜の解像性を高め、
かつ、露光時間を短縮すると共に、塗布中のレゾスト溶
解性による塗布むら、レジスト残り全なくシ、シかも工
程の短縮を達成した半導体装置の製造方法である。
以下、本発明の％ Ｙｍ Ｍについて図面を参照して説
明する。
明する。
先ず、第１図＜Ａｌに示す如く、所定の素子を形成した
半導体基板１上に下層のレジスト膜２として例えばポリ
メチルインベニルケトン（ＰＭＩＰＫ）例えば０ＤＯＲ
−１０１４（東京応化社ｆＭ）からなるものを形成し、
プリベーク処理を施す。次いで、同図（Ｂ）に示す如く
、固化したレジスト膜２上に上層のレジスト膜３として
例えば紫外線用のレジスト（実施例としてＫｏｄａｋ（
長池産渠社製）からなるものを形成し、プリベーク処理
を施し、固化する。
半導体基板１上に下層のレジスト膜２として例えばポリ
メチルインベニルケトン（ＰＭＩＰＫ）例えば０ＤＯＲ
−１０１４（東京応化社ｆＭ）からなるものを形成し、
プリベーク処理を施す。次いで、同図（Ｂ）に示す如く
、固化したレジスト膜２上に上層のレジスト膜３として
例えば紫外線用のレジスト（実施例としてＫｏｄａｋ（
長池産渠社製）からなるものを形成し、プリベーク処理
を施し、固化する。
次に、同図（Ｃ）に示す如く、上層のレジスト膜３上に
マスク４を載置して選択的に紫外光５を照射する。次い
で、現像を行い、上層のレジスト膜３に開口部６を同図
（Ｉｊに示す如く形成する。
マスク４を載置して選択的に紫外光５を照射する。次い
で、現像を行い、上層のレジスト膜３に開口部６を同図
（Ｉｊに示す如く形成する。
次に、開口部６ｆｔ、設けた上層のレジスト膜３′ｆｃ
マスクにして、下層のレジスト膜２に遠紫外光７ｆ、選
択的に照射する。次いで、これに実験的に１２０℃で２
０分間ベーク処理を施してから下層のレジスト膜２の現
像を行い開口部８を同図（Ｅ）に示す如く、形成する。
マスクにして、下層のレジスト膜２に遠紫外光７ｆ、選
択的に照射する。次いで、これに実験的に１２０℃で２
０分間ベーク処理を施してから下層のレジスト膜２の現
像を行い開口部８を同図（Ｅ）に示す如く、形成する。
然る後、これらのレジスト膜２．３ｆ、マスクにして半
導体基板１に所定のパターニングｔｌ−施した。このよ
うにして得られたレジスト膜２゜３の開口部６，８はＳ
ＥＭ写真より第２図に示す如く、リフトオフ処理の可能
な構造であり。
導体基板１に所定のパターニングｔｌ−施した。このよ
うにして得られたレジスト膜２゜３の開口部６，８はＳ
ＥＭ写真より第２図に示す如く、リフトオフ処理の可能
な構造であり。
第３図に示すようなレジスト残り９や或は第４図や第５
図に示す如く、上下のレジスト膜２′。
図に示す如く、上下のレジスト膜２′。
３′の溶力了速度の違いによる過剰開口部１０はできな
かった。
かった。
その結果、リフトオフ処理を行って作業性を高めると共
に、レジスト膜２，３の高い解像度の下で露光時間を短
縮し、しかも形状精度の高いノｆターニングを行うこと
ができる。なお、このレジスト膜２，３の解像度の向上
は、露光彼ベーク処理によって達成されるものであるが
、別のレジストの組み合せによっては（実施例上層０Ｆ
ＰＲ−８００（東京応化社製）、下層ＲＤ−２００ＯＮ
（日立化成社製））再露光を行っても同様の効果が得
られる。
に、レジスト膜２，３の高い解像度の下で露光時間を短
縮し、しかも形状精度の高いノｆターニングを行うこと
ができる。なお、このレジスト膜２，３の解像度の向上
は、露光彼ベーク処理によって達成されるものであるが
、別のレジストの組み合せによっては（実施例上層０Ｆ
ＰＲ−８００（東京応化社製）、下層ＲＤ−２００ＯＮ
（日立化成社製））再露光を行っても同様の効果が得
られる。
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、レジスト膜の解像性を高め、かつ、露光時間
を短縮すると共に、塗布むら、レジスト残りをなくし、
しかも工程の短縮を達成できるものである。
によれば、レジスト膜の解像性を高め、かつ、露光時間
を短縮すると共に、塗布むら、レジスト残りをなくし、
しかも工程の短縮を達成できるものである。
第１図囚乃至同図（島は、水元ｒＪ］方法を工程順に示
す説明図、第２図乃至第５図は、レジスト膜の開口部の
状態を示す断面図である。 １・・・半導体基板、２・・・レジスト膜、３・・・レ
ソスト膜、４・・・マスク、５°・・紫外光、６・・・
開口部。 ７・・・遠紫外光、８・・・開口部、９・・・レジスト
残り、１０・・・過剰開口部。 出願人代理人 弁理士 鈴 江 武 彦第１図 策２図 、’Ｔ”、 ３ ｒ４ 第４ 図＠５ Ｍ
す説明図、第２図乃至第５図は、レジスト膜の開口部の
状態を示す断面図である。 １・・・半導体基板、２・・・レジスト膜、３・・・レ
ソスト膜、４・・・マスク、５°・・紫外光、６・・・
開口部。 ７・・・遠紫外光、８・・・開口部、９・・・レジスト
残り、１０・・・過剰開口部。 出願人代理人 弁理士 鈴 江 武 彦第１図 策２図 、’Ｔ”、 ３ ｒ４ 第４ 図＠５ Ｍ
Claims (1)
- 半導体基板上に所望数のレジスト膜を順次積層する工程
と、前記レジスト膜の最上層から順次選択的に露光処理
及び現像処理を施す工程とを具備する半導体装置の製造
方法において、レジスト膜上へのレジスト塗布、あるい
は現像中に起こるレジストの相溶性、又は不溶解部分の
溶解を防止する為露光処理と現像処理の間に再露光処理
またはベーク処理を施す工程を設けてかつリフト・オフ
構造を可能にしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153766A JPS6045021A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153766A JPS6045021A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045021A true JPS6045021A (ja) | 1985-03-11 |
Family
ID=15569660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153766A Pending JPS6045021A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045021A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607776B1 (ko) | 2004-07-27 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 반도체 리소그래피 공정에서의 하드마스크 형성 방법 |
-
1983
- 1983-08-23 JP JP58153766A patent/JPS6045021A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607776B1 (ko) | 2004-07-27 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 반도체 리소그래피 공정에서의 하드마스크 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067114B2 (ja) | マイクロレンズ形成方法 | |
| EP0160248A2 (en) | Method of forming narrow photoresist lines on the surface of a substrate | |
| JPH04115515A (ja) | パターン形成方法 | |
| JPH055174B2 (ja) | ||
| JPS616830A (ja) | パタ−ン形成方法 | |
| JPS63246821A (ja) | パタ−ン形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPS63246822A (ja) | パタ−ン形成方法 | |
| JPH085812A (ja) | λ／４シフト回折格子の製造方法 | |
| JPH02140914A (ja) | 半導体装置の製造方法 | |
| JPS58204532A (ja) | パタ−ン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH0451151A (ja) | 位相シフトレチクルの製作方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH03180024A (ja) | 多層レジスト膜形成方法 | |
| JPS63202025A (ja) | 半導体装置の製造方法 | |
| KR0119272B1 (ko) | 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| WO2008035059A2 (en) | Exposure and patterning process for forming multi-layer resist structures | |
| JPS6229134A (ja) | 微細パタ−ンの形成方法 | |
| JPH0433325A (ja) | 微細パターン形成のための写真食刻方法 | |
| JPH04100051A (ja) | レジストパターン形成方法 |