JPS6048621A - 周期波形ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、はぼ同じ形状の波形が一定周期で繰返される
入力アナログ信号をディジタル信号に変換する周期波形
Ａ／Ｄ変換方式に関する。

［発明の技術的背景とその問題点コ アナログ信号波形を一定間隔Ｔでサンプリングしたサン
プル値系列をディジタル信号系列に変換するには、一般
にＡ／Ｄ変換器が用いられる。しかし、ビデオ帯域のよ
うな高い周波数に対応できるＡ／Ｄ変換器は極めて高価
なので、例えばテレビ信号の垂直同期信号部のような周
期的なアナログ波形に限っては、その周期性を利用して
通常のＡ／Ｄ変換器を用いないＡ／Ｄ変換方式が採用さ
れることがある。

第１図はそのような周期波形Ａ／Ｄ変換方式を示したも
ので、Ａ／Ｄ変換がほぼ終了した後の平衡状態でみると
、ディジタル波形メモリ３には入ノｊ端子１に与えられ
る入力アナログ信号波形の周期性を持つ所定区間部分が
複数サンプルからなるディジタルデータとして記憶保持
されている。このディジタル波形メモリ３の内容は、タ
イミング回路６の制御のもとにサンプリング時刻の順に
読み出され、Ｄ／Ａ変換器４でアナログ信号に変換され
る。Ｄ／Ａ変換器４の出力信号と入力アナログ信号とは
共に比較器２に入力され、両者のレベルの大小関係がサ
ンプリング時刻ごとに２値判定される。この比較判定結
果に応じてディジタル波形メモリ３の出力の各サンプリ
ング時刻に対応するディジタルデータが修正回路５でΔ
（量子化レベル）だけ増減された上、再びディジタル波
形メモリ３の所定位置に戻される。

以上のようなディジタル波形メモリ３の内容の修正が入
力アナログ信号の１周期毎に繰返し行なわれることによ
って、ディジタル波形メモリ３の内容は次第に入力アナ
ログ信号の波形に漸近し、平衡状態においては±Δの振
動を伴いつつ入力アナログ信号波形をＡ／Ｄ変換したも
のとなる。

このようなＡ／Ｄ変換方式によれば、通常のＡ／Ｄ変換
器を用いず、代りにＤ　、／　Ａ変換器を用いているの
で、サンプリング周波数が高い場合においても比較的安
価に装置を実現できるという利点がある。

しかしながら上記した従来のＡ／Ｄ変換方式では次のよ
うな難点があった。

第２図は第１図におけるディジタル波形メモリ３内のデ
ィジタルデータ（波形データ）が時間的にどのような経
過をたどるかを模式的に示した図である。第２図におい
て横軸は入力アナログ信号波形の周期（τ）で目盛った
時間であり、縦軸は波形データ（Ｂビット）のディジタ
ル値を示している。Δは波形データの１量子化レベルで
、Δ＝２−Ｂ　である。１回の修正では、波形データは
±Δだけ修正されるものとしている。図中、実線は例え
ば第に番目のサンプル（Ｘｋ）に着目したもの、点線は
第Ｈｃ＋１）番目のサンプル（Ｘｋ＋、）に着目したも
のである。Ｘｋ　’　ｘｋ＋１等は定常状態ではほぼ一
定で、±Δの範囲で変動するだけであるが、一般には入
力アナログ信号に含まれる雑音成分の影響で±Δより大
きく変動することもある。

図から明らかなように、±Δなる修正を行なう従来のＡ
／Ｄ変換方式においては、ある周期を起点として、２周
期後にとりうるレベルを考えると、Ｏ９±２Δの３通り
しかなく、±Δということはあり得ない。すなわち奇数
番目の周期では０印のレベル、偶数番目の周期ではｘ印
のレベルしかとり得ないことが分る。但し初期状態は全
ての波形データは同一レベルにあるとする。このことは
、ある周期についての波形データ修正が終了した時点で
ディジタル波形メモリ３の内容を見ると、そこに収容さ
れている波形データの値は、実はＢビット分解能ではな
く、（Ｂ−１＞ビット分解能にしかなっていないことを
意味する。すなわち従来の方式では折角ＢビットのＤ／
Ａ変換器を用いながら、実際には（Ｂ−１）ピッ１〜分
解能のＡ／Ｄ変換出力しか得られていなかったことにな
る。

［発明の目的１ 本発明の目的は、Ｄ／Ａ変換器の本来布している分解能
を最大限に活かしてより高精度のＡ／Ｄ変換を行なうこ
とができる周期波形Ａ／Ｄ変換方式を提供することにあ
る。

［発明の概要］ 本発明はディジタル波形メモリの出力信号をアナログ信
号に変換するＤ／Ａ変換器の出力と入力アナログ信号と
をレベル比較して、その比較判定結果に応じてディジタ
ル波形メモリ内のディジタルデータを修正するに際し、
その修正量を上記判定結果に応じて正、負の一定値およ
び０の３値がら選択設定するようにしたことを特徴とし
てる。

［発明の効果コ 本発明によれば、周期波形のアナログ信号をＡ／Ｄ変換
するに際し、ディジタル波形メモリ内のディジタルデー
タに対する修正に当り修正量０という選択肢を新たに設
けたことにより、使用するＤ／Ａ変換器の分解能を最大
限に活かしてＤ／Ａ変換器自体の分解能に等しいピッミ
ル数のより高精度なＡ／Ｄ変換出力を得ることができる
。

［発明の実施例］ 第３図は本発明による周期波形Ａ／Ｄ変換方式の一実施
例を示したものである。

入力端子１１に印加される周期的な入力アナログ信号は
比較器１２の２つの入力端子の一方に入力される。比較
器１２の他方の入力端子にはＤ／Ａ変換器１４の出力が
接続されている。Ｄ／Ａ変換器１４へのディジタル入力
はディジタル波形メモリ１３から供給される。

ここで、比較器１２は３値比較器であり、入力端子１１
から供給される入力アナログ信号を＋Δ／２．−Δ／２
なるレベルだけシフトするレベルシフ１〜回路２１．２
２と、これらのレベルシフト回路２１．２２の出力を一
方の入力とし、Ｄ／Ａ変換器１４の出力を他方の入力と
する２つの２値比較器２３．２４と、これらの２値比較
器２３゜２４の出力を入力とする符号変換回路２５とか
ら構成される。符号変換回路２５は次表に示される入出
力特性を持っている。

この場合、符号変換回路２５の出力Ｇよ並列８ビツトか
らなる２の補数表示からなるディジタル（言号である。

上表から分るように比較器１：１ＩＡ＝”Ｌ”（ローレ
ベル）、Ｂ＝”ビのとき、すなわち比較器１２の２つの
入力のレベル差が６７２未満であればＯを出力し、Ａ”
”’Ｈ”＜Ａイレベル）、Ｂ＝”１′のとき、すなわち
入力レベル差が６７２以上であって、入力アナログ信号
の方り一〇　／’　Ａ変換器１４の出力信号より大きい
ときＧよ」−Δを出力し、またレベル差が６７２以上で
両信号の大小関係が逆のときは一方を出力する。従って
比較器１２の入出力特性は第４図に示すよう【こなり、
入力レベル差が−Δ／２〜Δ／２の罰が不感帯となる。

但し、Δはディジタル波形メモリ１３内のディジタルデ
ータの量子化ステップである。

比較器１２の出力Ｃは加算器１５に修正データとして与
えられ、これによってディジタル波形メモリ１３内の対
応するディジタルデータが＋Δ。

Ｏｌまたは一方だけ修正される。

人力アナログ信号の次の周期の波形が到来したときにも
同じ動作が行なわれ、以後入力アナログ信号の周期に同
期して同じ動作が継続的に繰返される。これによってデ
ィジタル波形メモリ１３内のディシルデータ（波形デー
タ）は、次第に入力アナログ信号のサンプル値に漸近し
ていき、誤差の絶対値が６７２未満になると、比較器１
２の出力がＯになるので、それ以上の修正が行なわれな
くなって定常状態に達する。但しこれは入力アナログ信
号が雑音を一切含まない場合のことであって、雑音成分
が重畳している場合には、ディジタル波形メモリ１３の
内容は雑音の大きさに応じた変動を伴う。こうしてディ
ジタル波形メモリ１３に収納された波形データは、タイ
ミング回路１６の制御のもとに適宜読出され、Ａ／Ｄ変
換出力１７として取出される。

上記実施例において、ディジタル波形メモリ１３内の波
形データがとりうるレベルに“ついて考えてみると、デ
ィジタル波形メモリ１３がＢビットであれば、２Ｂ個の
すべてのレベルを原理的にとり得る。これは修正量がＯ
（つまり無修正）という選択肢があるために第５図に示
すようにある時点、例えばｔ＝３τの時点に注目すると
、２周期後のｔ＝５τの時点におけるレベルは、元のレ
ベルに対してＯ２±Δ、±２Δの５通りがあり得るから
である。

このように、本発明によれば分解能ＢビットのＤ／Ａ変
換器１４を用いて、分解能ＢビットのＡ１０変換を行な
うことができ、その効果は（Ｂ−１）ビット分解能のＡ
／Ｄ変換しか行なえなかった従来方式に対比して顕著で
ある。

なお上記実施例では、比較器１４の入出力特性として第
４図に示すものを仮定したが、不感帯の幅は必ずしも±
Δ／２に正確に一致していなければならないわけではな
く、おおよそ±Δ／２であれば、上述した効果は実質的
に期待できる。

本発明のもう一つの実施例を第６図に示す。この実施例
においては、比較器１２を２１ｉ！比較器３１と、この
２値比較器３１の比較判定結果を１周期分ないし数周期
分、一時記憶する判定結果メモリ３２と演算回路３３に
より構成されている。

演算回路３３はメモリ３２に記憶されている過去１〜数
周期分の判定結果と比較器３１の最新の判定結果との双
方を用いて所定の演算を行ない、十△、Ｏ９または一Δ
のいずれかを出ツノする。その演算は例えば過去２周期
の判定結果と最新の判定結果の３つの正負情報を用いて
、３つともが正であれば＋Δを、３つともが負であれば
−Δを、その他の場合はＯを出力するというものである
。

このようにすれば、比較器３１自体は２値であっても、
３値出力を得ることが可能である。

以上の実施例は説明を分りやすくするために、比較器１
２および加算器１５からなる修正手段が具体的なハード
ウェアであるかのごとくに述べたが、これは単に説明の
便宜のためであって、この部分をマイクロプロセッサに
よりソフト上の演算で行なうことも勿論可能である。本
発明の主旨は、ディジタル波形メモリの内容の修正量を
３値化することにあるのであって、そのためのハードウ
ェア構成は上記した２つの実施例に限定されるものでは
ない。

【図面の簡単な説明】

第１図は従来の周期波形Ａ／Ｄ変換方式の構成を示す図
、第２図はその問題点を説明するためのディジタル波形
メモリ内のデータの修正状態を示す図、第３図は本発明
の一実施例に係る周期波形Ａ／Ｄ変換方式の構成を示す
図、第４図は同実施例における比較器の入出力特性を示
す図、第５図は同実施例にお１ノるディジタル波形メモ
リ内のデータのとり得る値を示す図、第６図は本発明に
係る周期波形Ａ／Ｄ変換方式の他の実施例の構成を示す
図である。 １１・・・アナログ信号入力端子、１２・・・３値比較
器、１３・・・ディジタル波形メモリ、１４・・・Ｄ／
Ａ変換器、１５・・・加算器、１６・・・タイミング回
路。 １７・・・Ａ／Ｄ変換出力、２１．２２・・・レベルシ
フト回路、２３．２４．３１・・・２値比較器、２５・
・・符号変換回路、３２・・・判定結果メモリ、３３・
・・演算回路。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 ０　０　０　０ 第３図 ７ 第４１・：

Claims (1)

1. 【特許請求の範囲】 （１）周期的に繰返される入力アナログ信号の波形を複
   数サンプルからなるディジタルデータとして記憶保持す
   るためのディジタル波形メモリと、このディジタル波形
   メモリの出力データをアナログ信号に変換するＤ／Ａ変
   換器と、このＤ／Ａ変換器の出力信号と入力アナログ信
   号とをレベル比較しその比較判定結果に応じて前記ディ
   ジタル波形メモリ内のディジタルデータを修正する修正
   手段とを備え、前記ディジタル波形メモリからＡ／Ｄ変
   換出力を得る周期波形Ａ／Ｄ変換方式において、前記修
   正手段は前記比較判定結果に応じて前記ディジタル波形
   メモリ内のディジタルデータに対する修正量を正、負の
   一定値およびＯの３！ＩＮから選択設定するものである
   ことを特徴とする周期波形Ａ／Ｄ変換方式。 （ｚ　修正手段はＤ／Ａ変換器の出力信号と入力アナロ
   グ信号とのレベル差が所定値以上のときはそのレベルの
   大小関係に応じて正または負の一定値を修正量として選
   択設定し、上記レベル差が所定値未満のときは０を修正
   量として選択設定するものであることを特徴とする特許
   請求の範囲第１項記載の周期波形Ａ／Ｄ変換方式。 （３）　＊王手段は入力アナログ信号の複数周期期間に
   おけるＤ／Ａ変換器の出力信号と入力アナログ信号との
   レベルの大小関係によって修正量を選択設定するもので
   あることを特徴とする特許請求の範囲第１項記載の周期
   波形Ａ／Ｄ変換方式。