JPS6051259B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6051259B2 JPS6051259B2 JP9559975A JP9559975A JPS6051259B2 JP S6051259 B2 JPS6051259 B2 JP S6051259B2 JP 9559975 A JP9559975 A JP 9559975A JP 9559975 A JP9559975 A JP 9559975A JP S6051259 B2 JPS6051259 B2 JP S6051259B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- phosphorus
- arsenic
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特に結晶欠陥の少
ないＮ型導電領域の形成方法に関する。
ないＮ型導電領域の形成方法に関する。
従来、シリコン単結晶基板にこれと反対導電型の不純
物を添加して半導体装置を形成する場合、シリコンの原
子半径と不純物原子の原子半径とに差があるためシリコ
ン結晶格子がひずみ、ひずみによる応力を緩和するため
に結晶内に転位や点欠陥などの結晶欠陥が発生し、これ
らの結晶欠陥に重金属が捕獲され、空乏層での再結合中
心になつたり、空乏層の拡がりを妨げたりして接合部り
ーク電流を増加させる原因となつている。例えば、Ｎチ
ャンネルＭＯＳ電界効果トランジスタにおいては、ホウ
素をドープしたＰ型シリコン基板にリンを拡散してソー
ス領域およびドレイン領域を形成するが、ホウ素とリン
の結合半径はシリコンの結合半径よりも小さいため、ホ
ウ素のドープによりひずんだシリコン結晶格子がリンの
拡散により更にひずみが大きくなる。このように強くひ
ずん た半導体結晶は格子欠陥を発生し、格子欠陥に重
金属などが捕獲され、接合部のリーク電流を増加させて
いた。 このような欠点を解決するため、原子半径の大
きい元素と小さい元素との組合せ、例えばリンとアンチ
モンとの組合せによるＮ型不純物拡散などが行なわれて
いる。
物を添加して半導体装置を形成する場合、シリコンの原
子半径と不純物原子の原子半径とに差があるためシリコ
ン結晶格子がひずみ、ひずみによる応力を緩和するため
に結晶内に転位や点欠陥などの結晶欠陥が発生し、これ
らの結晶欠陥に重金属が捕獲され、空乏層での再結合中
心になつたり、空乏層の拡がりを妨げたりして接合部り
ーク電流を増加させる原因となつている。例えば、Ｎチ
ャンネルＭＯＳ電界効果トランジスタにおいては、ホウ
素をドープしたＰ型シリコン基板にリンを拡散してソー
ス領域およびドレイン領域を形成するが、ホウ素とリン
の結合半径はシリコンの結合半径よりも小さいため、ホ
ウ素のドープによりひずんだシリコン結晶格子がリンの
拡散により更にひずみが大きくなる。このように強くひ
ずん た半導体結晶は格子欠陥を発生し、格子欠陥に重
金属などが捕獲され、接合部のリーク電流を増加させて
いた。 このような欠点を解決するため、原子半径の大
きい元素と小さい元素との組合せ、例えばリンとアンチ
モンとの組合せによるＮ型不純物拡散などが行なわれて
いる。
しかし、このような組合せ不純物拡散においては、不純
物の拡散速度が異なるためＱ型導電領域形成の制御が困
難であるという欠点があつた。 本発明は、Ｐ型シリコ
ン基板のこれらの欠点を改良する為に、あらかじめホウ
素（好ましくは２．８×１０″４〜１．２×１０″８／
ｃＴｌ）と一緒にヒ素（好ましくは１０’０〜１０″”
／ｄ）をドープした基板を用いて半導体装置を製造する
ことを特徴とする、この基板を用いるとリン等の拡散時
の転位や結晶欠陥の発生が防止され、ジャンクションリ
ーク電流も少くなることが認められた。
物の拡散速度が異なるためＱ型導電領域形成の制御が困
難であるという欠点があつた。 本発明は、Ｐ型シリコ
ン基板のこれらの欠点を改良する為に、あらかじめホウ
素（好ましくは２．８×１０″４〜１．２×１０″８／
ｃＴｌ）と一緒にヒ素（好ましくは１０’０〜１０″”
／ｄ）をドープした基板を用いて半導体装置を製造する
ことを特徴とする、この基板を用いるとリン等の拡散時
の転位や結晶欠陥の発生が防止され、ジャンクションリ
ーク電流も少くなることが認められた。
この理由は、あらかじめホウ素と一緒にドープされてい
るヒ素は、シ’リコンよりも結晶半径が大きい事から、
結晶半径がシリコンよりも小さなホウ素やリン等がシリ
コンの結晶格子に与える歪を緩和し、転位や結晶欠陥の
発生が防止されるものと考えられる。また本発明は、ヒ
素原子を１０’０〜１０’゜原子／ｄの濃度で・含むＰ
型シリコン基板を用い、リンをこれに選択することによ
り結晶欠陥の少ないＮ型導電領域を形成することをも特
徴とする。このように、Ｐ型シリコン基板にあらかじめ
ヒ素をドープさせておき、Ｎ型導電領域形成にリンを拡
散させると、ヒ素の原子半径はシリコンの原子半径より
大きく、リンの原子半径はシリコンの原子半径よりも小
さいからシリコン結晶の格子ひすみを小さくして結晶欠
陥の発生を抑制し、しかもヒ素はあらかじめシリコン基
板にドープしているのて拡散速度の差による拡散制御の
困難性がない。
るヒ素は、シ’リコンよりも結晶半径が大きい事から、
結晶半径がシリコンよりも小さなホウ素やリン等がシリ
コンの結晶格子に与える歪を緩和し、転位や結晶欠陥の
発生が防止されるものと考えられる。また本発明は、ヒ
素原子を１０’０〜１０’゜原子／ｄの濃度で・含むＰ
型シリコン基板を用い、リンをこれに選択することによ
り結晶欠陥の少ないＮ型導電領域を形成することをも特
徴とする。このように、Ｐ型シリコン基板にあらかじめ
ヒ素をドープさせておき、Ｎ型導電領域形成にリンを拡
散させると、ヒ素の原子半径はシリコンの原子半径より
大きく、リンの原子半径はシリコンの原子半径よりも小
さいからシリコン結晶の格子ひすみを小さくして結晶欠
陥の発生を抑制し、しかもヒ素はあらかじめシリコン基
板にドープしているのて拡散速度の差による拡散制御の
困難性がない。
以下本発明を実施例により詳細に説明する。
第１図〜第５図は、本発明の実施例のＮチャンネルＭＯ
Ｓ電界効果トランジスタの製造工程を説明する断面図で
ある。ヒ素とホウ素をドープした抵抗率０．０６〜５叩
ａのＰ型シリコン基板１の表面に二酸化ケイ素膜２を設
ける（第１図）。
Ｓ電界効果トランジスタの製造工程を説明する断面図で
ある。ヒ素とホウ素をドープした抵抗率０．０６〜５叩
ａのＰ型シリコン基板１の表面に二酸化ケイ素膜２を設
ける（第１図）。
次に、ソース及びドレインとなる領域となるの二酸化ケ
イ素膜を選択除去し、７００℃〜１１００℃でリン拡散
を行ない、更に８０００Ｃ〜１２００℃の酸化ふん囲気
中て酸化押込みを行なつてソース領域３及びドレイン領
域４を形成する（第２図）。
イ素膜を選択除去し、７００℃〜１１００℃でリン拡散
を行ない、更に８０００Ｃ〜１２００℃の酸化ふん囲気
中て酸化押込みを行なつてソース領域３及びドレイン領
域４を形成する（第２図）。
次に、ソース領域３とドレイン領域４との間のゲートと
なる領域５の二酸化ケイ素膜を選択的に除去する（第３
図）。
なる領域５の二酸化ケイ素膜を選択的に除去する（第３
図）。
次に、７０００Ｃ〜１１００℃で熱酸化してゲート酸化
膜６を成長させる（第４図）。
膜６を成長させる（第４図）。
次に、ゲート電極７、ソース電極８、ドレイン電極９を
形成する（第５図）。
形成する（第５図）。
このような製造方法により、シリコン基板のホウ素濃度
とヒ素濃度を種種変えてＮチャンネルＭＯＳ電界効果ト
ランジスタを製造して接合部のリーク電流を測定すると
、ホウ素濃度２．８×１０１４〜１．２×１０１８原子
／ｄにおいて、ヒ素濃度１×１０１３〜１×１０１７原
子／Ｃｌｌを含むＰ型シリコン基板を用いたものは接合
部のリーク電流が極めて少なく良好な結果を得た。
とヒ素濃度を種種変えてＮチャンネルＭＯＳ電界効果ト
ランジスタを製造して接合部のリーク電流を測定すると
、ホウ素濃度２．８×１０１４〜１．２×１０１８原子
／ｄにおいて、ヒ素濃度１×１０１３〜１×１０１７原
子／Ｃｌｌを含むＰ型シリコン基板を用いたものは接合
部のリーク電流が極めて少なく良好な結果を得た。
以上詳細に説明したように、本発明により格子欠陥が少
なく、従つて接合部リーク電流の小さいＮ型導代領域を
有する半導体装置を容易に得ることができるのでこの分
野における効果は極めて著しい。
なく、従つて接合部リーク電流の小さいＮ型導代領域を
有する半導体装置を容易に得ることができるのでこの分
野における効果は極めて著しい。
第１図〜第５図は本発明の実施例のＮチャンネルＭＯＳ
電界効果トランジスタの製造工程を説明する断面図てあ
る。 １・・・・・Ｐ型シリコン基板、２・・・・・・二酸化
ケイ素膜、３・・・・・・ソース領域、４・・・・・・
ドレイン領域、５・・・・ゲートとなる領域、６・・・
・・・ゲート酸化膜、７・・・・ゲート電極、８・・・
・・・ソース電極、９・・・・・・ドレイン電極。
電界効果トランジスタの製造工程を説明する断面図てあ
る。 １・・・・・Ｐ型シリコン基板、２・・・・・・二酸化
ケイ素膜、３・・・・・・ソース領域、４・・・・・・
ドレイン領域、５・・・・ゲートとなる領域、６・・・
・・・ゲート酸化膜、７・・・・ゲート電極、８・・・
・・・ソース電極、９・・・・・・ドレイン電極。
Claims (1)
- １ あらかじめ２．８×１０＾１＾４〜１．２×１０＾
１＾８原子／ｃｍ＾３のホウ素と１×１０＾１＾３〜１
×１０＾１＾７原子／ｃｍ＾３のヒ素とをドープしたＰ
型のシリコン基板を用意し、しかる後にこのＰ型のシリ
コン基板にリンを選択拡散することによりＮ型導電型領
域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9559975A JPS6051259B2 (ja) | 1975-08-06 | 1975-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9559975A JPS6051259B2 (ja) | 1975-08-06 | 1975-08-06 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090687A Division JPS59218777A (ja) | 1984-05-07 | 1984-05-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5219966A JPS5219966A (en) | 1977-02-15 |
| JPS6051259B2 true JPS6051259B2 (ja) | 1985-11-13 |
Family
ID=14142011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9559975A Expired JPS6051259B2 (ja) | 1975-08-06 | 1975-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433873U (ja) * | 1987-08-25 | 1989-03-02 |
-
1975
- 1975-08-06 JP JP9559975A patent/JPS6051259B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433873U (ja) * | 1987-08-25 | 1989-03-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5219966A (en) | 1977-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
| JPS6051259B2 (ja) | 半導体装置の製造方法 | |
| GB995700A (en) | Double epitaxial layer semiconductor structures | |
| JP3145694B2 (ja) | 半導体装置 | |
| JPH0350771A (ja) | 半導体装置 | |
| JPS608623B2 (ja) | 半導体素子の製造方法 | |
| JPS59218777A (ja) | 半導体装置 | |
| JPS6143858B2 (ja) | ||
| JPS6157714B2 (ja) | ||
| JP2708899B2 (ja) | 多結晶薄膜の表面処理方法 | |
| JPH0434300B2 (ja) | ||
| JPS6129537B2 (ja) | ||
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPS61208235A (ja) | 半導体装置の製造方法 | |
| GB1503223A (en) | Formation of buried layers in a substrate | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH05259174A (ja) | 半導体装置 | |
| JPH0137856B2 (ja) | ||
| JPS58212175A (ja) | 半導体装置の製造方法 | |
| JPH0488682A (ja) | 半導体装置の製造方法 |