JPS6051276B2 - Ｍｏｓ型半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明はＭＯＳ型半導体装置の製造方法に関するも
のである。

従来のシリコンゲートＰチャンネルＭＯＳ型半導体装
置の製造方法はつぎのとおりである。

まず第１図ａのように比抵抗４〜５ΩαのＮ型半導体基
板１に熱酸化法もしくはＣＶＤ法により厚さ約５０００
オングストロームのＳｉＯ２膜２を設ける。つぎに感光
性樹脂を用いて光蝕刻法により第１図をのようにパター
ン３を形成する。このパターン３は、ゲート領域および
ソース、ドレイン領域を形成するために、その面積が選
ばれている。つぎに第１図ｃのようにパターン３の部分
にＳｉＯ。膜４を５００〜２０００オングストロームの
厚さに形成する。そして、基板１の主面に多結晶シリコ
ン膜５を第１図ｄのように厚さ５０００〜８０００オン
グストロームに形成しさらにマスク膜体６を積層する。
このマスク膜体６の材質は、多結晶シリコン膜５の蝕刻
方法によつて適切に選ばれる。つぎに第１図ｅのように
、マスク膜体６を用いて多結晶シリコン膜５を蝕刻し、
ゲート領域上の多結晶シリコン膜５およびマスク膜体６
を残して不要部分を除去する。つぎに第１図ｆのように
ゲート領域上のマスク膜体６を除去して、残つた多結晶
シリコン膜５をマスクとしてＳｉＯ２膜４を除去する。
そして、そこへＰ型不純物を拡散すると、ソース領域７
ａ１ドレイン領域７ｂが形成される。このとき、多結晶
シリコン膜５にもＰ型不純物が拡散される。つぎに基板
１の主面にＳｉＯ２膜８を８００〜１０００オングスト
ロームの厚さに形成し、第１図ｇのように光蝕刻法によ
リソース領域の電極窓９ａ、ドレイン領域の電極窓９ｂ
およびゲート領域の電極窓１０を形成する。つぎに、ア
ルミニュウム膜をスパッタ法等により５０００〜８００
０オングストロームの厚さに形成した光蝕刻法により第
１図ｆのようにソース電極１１ａ１ドレイン電極１１ｂ
およびゲート電極１２を形成する。このようにしてＭＯ
Ｓ型半導体装置が製造される。ところがこのようにして
製造されるＭＯＳ型半導体装置は、その素子表面に大き
な段差が生ずるため、高密度化が阻害されるという欠点
があつた。また、この段差による電極１１ａ，１１ｂ，
１２の断線を防ぐために、電極１１ａ，１１ｂ，１２を
構成するアルミニュウム膜の厚さを大きくするためコス
トが高くなるという問題も生じた。したがつて、この発
明の目的は、高密度化ができかつコストの安いＭＯＳ型
半導体装置の製造方法を提供することである。

この発明のＭＯＳ型半導体装置の製造方法の一実施例を
第２図に示す。

すなわち、４〜５Ωαの．比抵抗をもつＮ型シリコン基
板２１の主面上に熱酸化法もしくはＣＶＤ法によつてシ
リコン酸化膜２２を形成する（第２図ａ）。つぎに、こ
のシリコン酸化膜２２にさらに感光性樹脂２３を積層し
、光蝕刻法によりゲート部に相当する感光性樹．脂２３
に孔を設け、この孔を利用してシリコン基板２１の主面
に凹部２４を形成する（第２図ｂ）。この凹部２４は、
基板２１の主面から垂直に深さ約６５００オングストロ
ーム形成される。つぎに感光性樹脂２３を除去し、凹部
２４に熱酸化法・によりゲート酸化膜となるシリコゾ酸
化膜２５を厚さ５００〜２０００オングストロームに形
成する（第２図ｃ）。つぎに、多結晶シリコン膜２６を
５０００〜６５００オングストロームの厚さに積層する
。その結果、凹部２４にこの多結晶シリコン膜２６が入
り込み凹部２４が埋められる（第２図ｄ）。つぎに、ポ
ジ型感光性樹脂２７を塗布する（第２図ｅ）。この樹脂
２７の膜厚は、１．５〜２．５ｐｒ！１．程度が良い。
これは、凹部２４内の多結晶シリコン膜２６上に感光性
樹脂２７の厚い層を形成して塗布された感光性樹脂２７
の表面の凹凸を少なくするためである。すなわち、凹部
の深さは約６５００オングストロームであるから、感光
性樹脂２７の膜厚）を１．５〜２．？ｍに選ぶことによ
り、感光性樹脂２７の表面をほぼ平坦にすることができ
る。つぎに、シリコン酸化膜２２に積層された多結晶シ
リコン膜２６上のポジ型感光性樹脂２７の厚さ分だけで
感光するだけの紫外光のエネルギーを照射・し、アセト
ンあるいは力性ソーダ等の溶液に浸すと、感光した領域
および層が溶解され除去される。この工程において、凹
部２４内の多結晶シリコン膜２６上のポジ型感光性樹脂
２７の膜厚が前記紫外光のエネルギーで感光される量は
一部にし゛かすぎないため、第２図ｆのように未感光の
層であつて前記溶液に溶解しなかつた感光性樹脂２７ａ
が残存する。なお、紫外光エネルギーに代えて０２を主
体としたプラズマ雰囲気によつて同様にポジ型感光性樹
脂２７を処理してもよい。つぎに、これを唾系の溶液に
浸漬して多結晶シリコン膜２６を除去すると、凹部２４
に位置する未感光の感光性樹脂層２７ａが突出する（第
２図ｇ）。つぎに、シリコン酸化膜２２を除去するとと
もに未感光の感光性樹脂層２７ａを除去したのち、新た
に多結晶シリコン膜２８を５０００〜８０００オングス
トロームの厚さに形成する。そして、この多結晶シリコ
ン膜２８にさらにシリコン酸化膜２９を形成し、ゲート
部およびソース、ドレイン領域に対応するシリコン酸化
膜２９の部分を窓あけし、このシリコン酸化膜２９をマ
スクとしてＰ型不純物を拡散することによリソース領域
３０ａ、ドレイン領域３０ｂを形成する（第２図ｈ）。
つぎに、シリコン酸化膜２９を除去してシリコン窒化膜
を１５００〜５０００オングストロームの厚さに形成し
、ゲート部、ドレイン、ソース領域の電極に相当するシ
リコン窒化膜の部分３１を残して不要部分を除去する。
そして、残つたシリコン窒化膜の部分３１をマスクとし
て、多結晶シリコン膜２８の表面を一定の深さにエッチ
ングする（第２図１）。つぎに、残つたシリコン窒化膜
３１をマスクとして酸化性の高雰囲気によつて処理する
と、シリコン窒化膜３１で覆われていない多結晶シリコ
ン膜２８の部分が選択酸化されシリコン酸化膜３２とな
るため、その膜厚が増加する。ついでシリコン窒化膜３
１を除去すると、平坦な素子表面が形成される。つぎに
、ソース電極、ドレイン電極およびゲート電極に対応す
る多結晶シリコン膜２８ａ，２８ｂ，２８ｃにそれぞれ
ソース電極３３ａ、ドレイン電極３３ｂおよびゲート電
極３３ｃを装着することによりＭＯＳ型半導体装置が完
成する（第２図ｊ）。このように、この実施例によれば
、パターン形成工程が平坦な状態で行なわれるため、微
細パターンの形成が可能となるとともに素子表面が平坦
化されているため、高密度化が可能となる。

また、ゲート部を先に形成し、その後ソース、ドレイン
領域を形成するためセルフアライン拡散が可能となると
ともにゲート部が基板２１内に埋設され不純物濃度がチ
ャンネル近傍で高くなり耐圧が高くなる。そのためショ
ートチャンネル構造にすることができる。この発明の製
造方法の他の実施例を第３図に示す。

すなわち、比抵抗４〜５ΩαのＮ型シリコン基板４１に
シリコン酸化膜４２を形成し（第３図ａ）、さらに感光
性樹脂４３を積層し、これを用いて光蝕刻法によつてシ
リコン酸化膜４２のゲート部に相当する部分に孔をあけ
、この孔を利用してシリコン基板４１に凹部４４を深さ
６５００オングストロームに形成する（第３図ｂ）。つ
いで感光性樹脂４３を除去し、凹部４４にゲート酸化膜
となるシリコン酸化膜４，５を厚さ５００〜２０００オ
ングストロームに形成する（第３図ｃ）。つぎに、シリ
コゾ酸化膜４２上に多結晶シリコン膜４６を厚さ５００
０〜６５００オングストロームに形成し（第３図ｄ）、
さらにポジ型感光性樹脂からなる第１の樹脂４７および
ワックス、ポリイミド樹脂あるいはポリエステル、シリ
コン樹脂からなる第２の樹脂４８を順次積層する（第３
図ｅ）。この場合、第１の樹脂４７の膜厚は、第２の樹
脂４８の膜厚より大きく選ばれつぎのようになる。すな
ち、第１の樹脂４７の膜厚は０．３ｐｍ．以上、第２の
樹脂４８の膜厚は０．１〜２μｍである。なお、第２の
樹脂はネガ型感光性樹脂でもよい。第１の樹脂４７およ
び第２の樹脂を順次積層する工程において、第３図ｅの
ように、第１の樹脂４７の角部Ａに積層された第２の樹
脂４８の部分の膜薄は極めて薄くなりピンホールが発生
している。そのため、アセトン、力性ソーダ溶液に浸漬
すると、そのピンホールより溶剤が第２の樹脂４８に浸
透してこれを溶解し、さらに第１の樹脂４７も溶解除去
するため、凹部４４内に位置する第１および第２の樹脂
４７，４８の部分を残して不要部分が除去される（第３
図ｆ）。なお、この除去効率を高めるためにつぎのよう
にしてもよい。すなわち、樹脂４７，４８の積層後に樹
脂４８の表面を紫外光で露光して除去しやすくするか、
または０２を主体としたプラズマ雰囲気中で処理してピ
ンホールを拡大して溶剤の浸透を助長するようにする。
つぎに、ＨＦ系の溶液に浸透すると、露呈している多結
晶シリコン膜４６が除去される（第３図ｇ）。ついで、
シリコン膜４２と凹部４４内に位置する第１および第２
の樹脂４７，４８の部分を除去したのち、基板４１上に
多結晶シリコン膜４９およびシリコン酸化膜５０を形成
し、ゲート部およびソース、ドレイン領域に対応するシ
リコン酸化膜５０の部分を窓あけし、Ｐ型不純物をそこ
から拡散する。その結果、ソース領域５１、ドレイン領
・域５２が形成される（第３図ｈ）。つぎに、シリコン
酸化膜５０を除去しシリコン窒化膜を形成し、ゲート部
、ドレイン、ソース電極に相当するシリコン窒化膜の部
分５３を残して不要部分を除去する。そして残つたシリ
コン窒化膜の部分５３フをマスクとして多結晶シリコン
膜４９の表面を一定の深さにエッチングする（第３図１
）。つぎに残つたシリコン窒化膜の部分５３をマスクと
して多結晶シリコン膜４９を選択酸化し、シリコン窒化
膜の部分５３を去する。ついでソース電極、ド５レイン
電極およびゲート電極に対応する多結晶シリコン膜の部
分５４ａ〜５４ｃにそれぞれソース電極５５ａ１ドレイ
ン電極５５ｂおよびゲート電極５５ｃを装着することに
よりＭＯＳ型半導体装置が完成する（第３図ｊ）。この
実施例も前述のＯ実施例と同様の作用効果をもつ。この
発明の製造方法のさらに他の実施例を第４図に示す。

すなわち、４〜５Ωｄの比抵抗をもつＮ型シリコン基板
６１に孔６２ａをもつシリコン酸化膜６２を積層し（第
４図ａ）、この孔６２ａを利用して基板６１に凹部６３
を形成し、この凹部６３にゲート酸化膜となるシリコン
酸化膜６４を形成する（第４図ｂ）。つぎに、シリコン
酸化膜６２上に多結晶シリコン膜６５を形成し、さらに
感光性樹脂を塗布して光蝕刻法により、凹部６３内の多
結晶シリコン膜６５上の感光性樹脂の部分６６を残して
不要の感光性樹脂を除去する（第４図ｃ）。つぎに、残
つた感光性樹脂の部分６６の密着効果を高めるため、１
００〜３００℃で熱処理したのち、シリコン酸化膜６２
上の多結晶シリコン膜６５を除去する（第４図ｄ）。つ
いでシリコン酸化膜６２および残つた感光性樹脂の部分
６６を除去したのち、新たに基板６１上に多結晶シリコ
ン膜６７およびシリコン酸化膜６８を形成し、ゲート部
およびソース、ドレイン領域に対応するシリコン酸化膜
６８の部分を窓あけし、Ｐ型不純物をそこから拡散する
。その結果、ソース領域６９、ドレイン領域７０が形成
される（第４図ｅ）。つぎに、シリコン酸化膜６８を除
去しシリコン酸化膜を形成し、ゲート部、ドレイン、ソ
ース電極に相当するシリコン窒化膜の部分７１を残して
不要部分を除去する。そして残つたシリコン窒化膜の部
分７１をマスクとして多結晶シリコン膜６７の表面を一
定の深さにエッチングする（第４図ｆ）。つぎに残つた
シリコン窒化膜の部分７１をマスクとして多結晶シリコ
ン膜６７を選択酸化してシリコン酸化膜７２を形成した
のち、シリコン窒化膜の部分７１を除去する。ついでソ
ース電極、ドレイン電極およびゲート電極に対する多結
晶シリコン膜の部分７３ａ〜７３ｃにそれぞれ！ソース
電極７４ａ１ドレイン電極７４ｂおよびゲート電極７４
ｃを装着することによりＭＯＳ型半導体装置が完成する
（第４図ｇ）。この実施例も前述の実施例と同様の作用
効果をもつ。なお、実施例では各電極を素子表面に装着
してこいるが、各電極を第５図のようにして素子内に埋
設して多層配線できるようにしてもよい。

すなわち、第５図ａにおいて、８０は基板、８１はゲー
ト酸化膜、８２はゲート多結晶シリコン、８３はソース
領域、８４はドレイン領域、８５ａ〜８５４ｃはそれぞ
れソース、ドレインおよびゲート電極に対応する不純物
を含む多結晶シリコン膜８５の部分、８６は多結晶シリ
コン膜８５が選択酸化されて形成されたＳｉＯ２膜、８
７は感光性樹脂である。この感光性樹脂８７を用いて各
電極に対応する多結晶シリコン膜の部分８５ａ〜８５ｃ
が光蝕刻される。そして、蒸着法等によりアルミニュウ
ム膜８８を形成し（第５図ｂ）、ついで感光性樹脂８７
を溶解する溶剤に素子を浸漬すると、樹脂８７が除去さ
せるため、ソース電極８９、ドレイン電極９０およびゲ
ート電極９１が素子内に埋設される（第５図ｃ）。第６
図は各電極を素子内に埋設する他の例である。すなわち
、第６図ａにおフいて、９１は基板、９２はゲート酸化
膜、９３はゲート多結晶シリコン膜、９４はソース領域
、９５はドレイン領域、９６は不純物を含む多結晶シリ
コン膜、９７，９８，９９はそれぞれソース、ドレイン
およびゲート電極に対応する多結晶シリコン膜９６の部
分９６ａ〜９６ｃに形成されたシリコン窒化膜である。
これらの窒化膜９７〜９９を用いて多結晶シリコン膜９
６を選択酸化すると、シリコン窒化膜９７〜９９によつ
て覆われていない多結晶シリコン膜９６の部分が酸化さ
れて・ＳｉＯ２膜１００になり体積膨脹する（第６図ｂ
）。ついでＳｉＯ２膜１００上に感光性樹脂１０１を形
成し、さらにアルミニュウム膜１０２を積層蒸着する（
第６図ｃ）。つぎに感光性樹脂１０１を溶解除去すると
、ソース電極１０３、ドレイン電極１０４およびゲート
電極１０５が素子内に埋設される（第６図ｄ）。また、
実施例はソース、ドレイン領域への不純物拡散は、ゲー
ト部の形成後に行なつているが、第７図の参考例（実施
例ではない）のように、それらへの拡散をゲート部の形
成前に行なつてもよい。すなわち、半導体基板１１１上
にシリコン酸化膜１１２を設け、ゲート部およびソース
、ドレイン領域に相当する部分を窓あけしてパターン１
１３を形成し、そこへＰ型の不純物を拡散すると、半導
体基板１１１にＰ型の拡散積１１４が形成される（第７
図ａ）。ついで新たにシリコン酸化膜１１５を形成しゲ
ート部に相当する部分を窓あけし、さらにシリコン酸化
膜１１５をマスクとして凹部１１６を形成する。この凹
部１１６の深さは、凹部１１６の底面でチャンネルを形
成できるように選ばれる。ついて凹部１１６にゲート酸
化膜１１７を形成し（第７図ｂ）、多結晶シリコン膜１
１８をさらに積層する。これ以後の工程は前述の実施例
と同様に行なわれる。以上のように、この発明のＭＯＳ
型半導体装置の製造方法は、一方の導電型の半導体基板
主面に凹部を形成したのちこの凹部周縁の半導体基板の
部分を酸化してゲート酸化膜を形成するゲート酸化膜形
成工程と、ついで前記凹部内および前記半導体基板主面
上に第１の多結晶シリコン膜を積層する第１の積層工程
と、ついで前記第１の多結晶シリコン膜上に樹脂を積層
し前記凹部上にその樹脂の厚膜を形成する厚膜形成工程
と、ついで前記凹部上の樹脂の厚膜を残して不要部分を
除去する第１の樹脂除去工程と、ついで前記凹部上の樹
脂の厚膜をマスクとして前記半導体主面上の第１の多結
晶シリコン膜を除去する多結晶シリコン膜除去工程と、
ついで前記凹部上の樹脂を除去する第２の樹脂除去工程
と、ついで前記半導体基板主面上に第２の多結晶シリコ
ン膜を積層する第２の積層工程と、ついで前記第２の多
結晶シリコン膜を介して前記ゲート酸化膜両側の前記半
導体基板の部分に他方の導電型不純物を拡散してソース
、ドレイン領域を形成するとともに前記凹部内に残つた
第１の多結晶シリコン膜に不純物を拡散する不純物拡散
工程と、ついで前記第２の多結晶シリコン膜をして前記
ソース、ドレイン領域および前記凹部内に残つた第１の
多結晶シリコン膜にソース、ドレインおよびゲート電極
をそれぞれ配設する電極配設工程とを含むため、高密度
化ができかつコストの安いＭＯＳ型半導体装置を実現す
ることができる。また、前記厚膜形成工程における樹脂
を感光性樹脂によつて構成し、前記除去工程が前記多結
晶シリコン膜上の感光性樹脂を選択的に感光して除去す
るようにしたときは、除去工程が簡単になる。

【図面の簡単な説明】

第１図は従来例の欠点を説明する説明図、第２図はこの
発明の一実施例の工程説明図、第３図は他の実施例の工
程説明図、第４図はさらに他の実施例の工程説明図、第
５図は他の実施例の工程説明図、第６図はさらに他の実
施例の工程説明図、第７図は参考例の工程説明図である
。 ２１・・・・シリコン基板、２４・・・・・凹部、２５
・・・・・ゲート酸化膜、２６・・・・・・多結晶シリ
コン、２７・・・・ポジ型感光性樹脂、３０ａ・・・・
・・ソース領域、３０ｂ・・・・・・ドレイン領域、３
３ａ・・・・・・ソース電極、３３ｂ・・・・・・ドレ
イン電極、３３ｃ・・・・・・ゲート電極。

Claims (1)

1. 【特許請求の範囲】 １ 一方の導電型の半導体基板主面に凹部を形成したの
   ちこの凹部周縁の半導体基板の部分を酸化してゲート酸
   化膜を形成するゲート酸化膜形成工程と、ついで前記凹
   部内および前記半導体基板主面上に第１の多結晶シリコ
   ン膜を積層する第１の積層工程と、ついで前記第１の多
   結晶シリコン膜上に樹脂を積層し前記凹部上にその樹脂
   の厚膜を形成する厚膜形成工程と、ついで前記凹部上の
   樹脂の厚膜を残して不要部分を除去する第１の樹脂除去
   工程と、ついで前記凹部上の樹脂の厚膜をマスクとして
   前記半導体主面上の第１の多結晶シリコン膜を除去する
   多結晶シリコン膜除去工程と、ついで前記凹部上の樹脂
   を除去する第２の樹脂除去工程と、ついで前記半導体基
   板主面上に第２の多結晶シリコン膜を積層する第２の積
   層工程と、ついで前記第２の多結晶シリコン膜を介し前
   記ゲート酸化膜両側の前記半導体基板の部分に他方の導
   電型の不純物を拡散してソース、ドレイン領域を形成す
   るとともに前記凹部内に残つた第１の多結晶シリコン膜
   に不純物を拡散する不純物拡散工程と、ついで前記第２
   の多結晶シリコン膜を介して前記ソース、ドレイン領域
   および前記凹部内に残つた第１の多結晶シリコン膜にソ
   ース、ドレインおよびゲート電極をそれぞれ配設する電
   極配設工程とを含むＭＯＳ型半導体装置の製造方法。 ２ 前記厚膜形成工程における樹脂が感光性樹脂によつ
   て形成され前記第１の樹脂除去工程は前記第１の多結晶
   シリコン膜上の感光性樹脂を選択的に感光して除去する
   ことを特徴とする特許請求の範囲第１項記載のＭＯＳ型
   半導体装置の製造方法。 ３ 前記不純物拡散工程と前記電極配設工程との間にソ
   ース、ドレインおよびゲート電極を配設する第２の多結
   晶シリコン膜の部分を残して他の部分を酸化してシリコ
   ン酸化膜にする酸化工程を含む特許請求の範囲第１項記
   載のＭＯＳ型半導体装置の製造方法。