JPS6052048A - 集積回路デバイスの製作方法 - Google Patents

集積回路デバイスの製作方法

Info

Publication number
JPS6052048A
JPS6052048A JP59131208A JP13120884A JPS6052048A JP S6052048 A JPS6052048 A JP S6052048A JP 59131208 A JP59131208 A JP 59131208A JP 13120884 A JP13120884 A JP 13120884A JP S6052048 A JPS6052048 A JP S6052048A
Authority
JP
Japan
Prior art keywords
wafer
circuit
integrated circuit
layer
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59131208A
Other languages
English (en)
Other versions
JPH055169B2 (ja
Inventor
レイモンド　アール．クリスチヤン
ハリー　スー
ハーバート　エー．ワグナー
ジヨセフ　シー．ザーチヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Teletype Corp
Original Assignee
Teletype Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teletype Corp filed Critical Teletype Corp
Publication of JPS6052048A publication Critical patent/JPS6052048A/ja
Publication of JPH055169B2 publication Critical patent/JPH055169B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は製作後のパッケージ封入を必要としない集積回
路デバイスの製作方法に係る。
背景技術 ＭＯ８集積回路はそれらの充てん密度が高いという特徴
のため、用途が拡大したが、ＭＯ８集積回路チップは、
雰囲気汚染を特に受けやすい。確実に連続的で信頼性あ
る動作を行わせるために、各集積回路チップは試験され
、その後密封されたパッケージ内にマウントされる。一
般的なパッケージは、プラスチック又はセラミックの長
方形基体から成るインラインパッケージで、その中に集
積回路チップがマウントされる。ピンの二本の平行な列
が、パッケージから延び、集積回路の選択された位置に
接続される。パッケージに入れた後、集積回路は再び試
験される。パッケージに入れ、何度も試験をすることに
より、製作コストは著しく上昇する。
製作後のパッケージ封入をすることなく使用するのに適
した集積回路デバイスの製作方法について記述する。能
動回路及び少くとも一つの位置合せパターンを、回路ウ
ェハの第１の表面上に含む集積回路を含むために、シリ
コン回路ウェハが加工される。能動回路の少くとも一部
は、雰囲気汚染に対する障壁で四重れる。支持ウェハが
準備され、支持ウェハの第１の表面を回路ウェハの第１
の表面に隣接して配置させる。粘着物質の層を回路ウェ
ハ及び支持ウェハの両方又は一方の隣接したウェハ上に
形成し、二つのウェハを固着させ、ともにウェハサンド
イッチを形成するようにする。位置合せ用の露出された
マークを用いて、回路ウェハは写真整形され、回路ウェ
ハを貫き、集積回路の選択された電極用表面への電極用
窓を形成する。導電体は障壁とその上で交差し、能動回
路の選択された位置と、障壁により囲１れた能動回路の
外側と、電極表面間の相互接続をする。電極表面は雰囲
気からの腐蝕に耐え、ウェハは複数のチップに切断され
る。
ここで述べた実施例は雰囲気腐蝕及び汚染から封じられ
、製作後のパッケージ封入及びその後の試験を必要とし
ない集積回路デバイスの製作方法に適用すると有利であ
る。
詳細な記述 第１図の第１工程で示されるように、主平坦面１２を有
するシリコンウェハ１０は、その中に、当業者には周知
の加工技術によシ作られたいくつかの個別のＭＯ８集積
回路１４を有する。集積回路１４の一つの例の部分的な
断面図が、第１工程に示されている。明らかに図面は相
対的な寸法が実際とは異り、いくつかの特徴を明確に示
すため、垂直方向に誇張されている。集積回路はドープ
領域１６及びゲート酸化物１７ａで被覆されたゲート１
７を含む能動回路１９を含む。そのような能動回路はナ
トリウムのような雰囲気による劣化に対し、特に弱いこ
とが当業者には知られている。
加えて、電界用酸化物２０はウェハ１０の一部から除去
され、電極領域２２を露出し、それはその後電界用酸化
物１７ａで被覆される。ウェハ１０の表面は、好ましく
は高温における低圧堆積により堆積されたシリコン窒化
物の薄い層２４によシ被覆される。窒化物層２４は写真
整形され、第２工程で示さｎるように、溝１８を完全に
満す。溝１８はシリコン窒化物で満さｎ１集積回路１９
の能動部分から雰囲気汚染を除くための端部シールとな
る。第３工程において、アルミニウムの金属導電体３０
が、ウェハ上で写真整形される金属導電体は溝１８を貫
いて延び、集積回路上のドープ領域１６から電極領域２
２への導電体路となる。加えて、位置合せパターン３２
はウェハ１０」二の二つの選択きれた位置で、写真整形
される。位置合せパターン３２は、その後の加工工程で
用いられる。
第４工程において、ウェハ１０は二酸化シリコン層３４
で被覆され、続いてシリコン窒化物層３６で被覆され、
それは第２の二酸化シリコン層３８で被覆される。第１
の二酸化シリコン層３４はその後の窒化物層３６のウェ
ハへの粘着性を改善し、窒化物層３６はナトリウム及び
他の雰囲気汚染に対する障壁として働く。最後の二酸化
シリコン層３８はスパッタリング又は他の同様の技術に
より、窒化物層３６上に堆積される。二酸化シリコン層
３８は、その後の工程で用いられる粘着物質に対する両
立しうる界面媒体となる。シリコン窒化物層２４、導電
体３０及びシリコンウェハ１０は、端部シールとなって
いる溝１８を有する能動回路１９の上及び下で、基本的
な汚染に対する障壁となる。第２の保護は、二酸化シリ
コン層３４．３８及びシリコン窒化物層３６により行わ
れる。
第５工程において、支持ウェハ４０が高温の酸化雰囲気
に露出され、支持ウェハ４ｏの露出された表面上に、二
酸化シリコン層４２を成長させる。第６エ程において、
エラチント障壁となるシリコン窒化物層４４が、二酸化
シリコン層４２上に堆積される。第７エ程において、二
酸化シリコン層４５及び４５ａを、支持ウェハ４ｏの表
面上に堆積又は成長させる。二酸化シリコン層４５は第
８工程で形成される粘性層４６に対する両立しうる表面
媒体となる。粘性層４６は当業者には周知の各種の技術
により、形成してよい。十分であることが明らかになっ
た具体的な方法は、ウェハ４０上に粘着物質をスピンコ
ードし、その後ウェハ４０を真空容器（図示されていな
い）中に置くことにより、粘着物質からガスをぬぐ方法
である。第８工程において、回路ウェハ１０及び支持ウ
ェハ４０は、真空に保った捷ま一緒にし、二つのウェハ
１０及び４０が単一のサンドイッチ５０を形成するよう
、高温で焼きなまされる。第９工程において、回路ウェ
ハ１０は写真整形され、位置合せパターン３２ａを露出
するための窓４７が生じる。主平坦面１２は写真整形プ
ロセス中、ウェハ５０を大よそ位置合せするため、用い
られる。位置合せパターンを被覆する回路ウェハ１０の
一部を除去すると、位置合せパターン３２ａは窓４７を
通して見えるように、粘性層４６中でレリーフとなシ、
その後のプロセス工程で位置合せマークとして用いられ
る。
第１０工程において、電極領域２２が写真整形により露
出され、写真整形で先に形成されたマークをマスク合せ
に用いる。加えて、二酸化シリコン層４５及びゲート酸
化物１７ａが除去される。その後、第１１工程において
、ウェハ１０はチタン層６０で被覆され、続いて白金６
２の層で被覆される。これらの層（９） ６０．６２はチタン６０の酸化を防止するため、真空容
器（図示されていない）中のウェハ１０上に形成され、
酸化すると白金６２の粘着性を下げる。第１２工程にお
いて、白金層６２が写真整形さ扛、白金６２を電極領域
２２上にのみ残す。露出されたチタン６０は雰囲気に露
出されると酸化する。その抜工つの層がチタン６０を有
する白金６２上に電界メッキされ、導電性電極として働
く。チタン６０の酸化された表面は、各種の物質がその
上にメッキされるのを妨げる、あるいは、チタン表面上
にメッキされるのを防止するため、レジスト層を用いて
もよい。第１に、歪のないニッケル層６６が白金６２上
にメッキされる。次に、ハンダ層７０がニッケル層６６
にメッキされる。第１４工程において、露出されたチタ
ン６ｏが除去され１接続パツド７１が絶縁される。得ら
れた接続パッド７１はケーブル（図示されていない）へ
ハンダを再び流し固着させるのに適している。最後の第
１５（１０） 工程において、ウェハサンドイッチ５０は別々の集積回
路チップ７２に切断さ扛る。集積回路チップ７２のそれ
ぞれの能動部分は、雰囲気汚染から完全に封じられる。
チップ７２へのすべての接続は、接続パッド７１を通し
て作られる。このように集積回路デバイスの整作方法に
ついて述べたが、このデバイスは製作後パッケージに入
れる必要はない。
本発明について具体的に示し、実施例に関する記述を行
ったが、請求の範囲中で述べられているように、本発明
の精神及び視野から離れることなく、各種の変更が可能
であることが認識されよう。
本発明を要約すると、以下のようになる。
１、集積回路デバイスの製作方法において、Ａ）　能動
回路１９及びウェハの第１の表面上の少くとも１個の位
置合せパターン３２を含む集積回路１４を形成するため
に、シリコン回路ウェハ１０を加工する工程；Ｂ）能動
回路１９の少くとも一部を、溝１８（１１） の中に形成さｎた雰囲気汚染に対する障壁で囲む工程； Ｃ）能動回路１９の選択された位置と、障壁２４により
囲まれた能動回路の外側の選択された、電極表面２２間
の相互接続をするため、第Ｂ工程で配置された障壁１８
．２４上に、導電体をメッキする工程： Ｄ）その後のプロセスのため、支持ウェハ４０を準備す
る工程； Ｅ）　支持ウェハ４０の第１の回路に隣接して、回路ウ
ェハ１０の第１の表面を位置させる工程； Ｆ）該回路ウェハ及び支持ウェハ１０．４０の隣接した
表面上に、粘着性物質層４６を形成し、二つのウェハを
ともに固着させて、ウェハサンドイッチ５０を形成する
工程；Ｇ）位置合せパターン３２に対応するマーク３２
ａを露出するため、回路ウェハ１０を貫いて窓４７を写
真整形する工程； Ｈ）集積回路１４の選択された電極表面２２（１２） へ、回路ウェハ１０を貫く電極窓を形成するため、第Ｆ
工程で露出されたマーク３２ａを用いて、回路ウェハ１
０を写真整形する工程； Ｉ）第Ｈ工程で露出された電極表面２２を前処理する工
程；及び Ｊ）ウェハサンドイッチ５０を複数のチップ７２に切断
する工程 から成ることを特徴とする集積回路デバイスの製作方法 ２、　前記第１項に記載された方法において、溝１８は
電界用酸化物層中にあり、障壁は溝１８」二のシリコン
窒化物層２４であることを特徴とする方法 ３、　前記第１項に記載された方法において・第Ｅ工程
で形成された粘着性物質層４６は、少量の粘着性物質４
６をその上におき、支持ウェハ４０をスピンさせること
により形成することを特徴とする方法 ４、前記第１項に記載された方法において、第１工程に
おける電極表面の前処理工程は、Ｋ）真空雰囲気中で回
路ウェハ１０をチタン層６０で被覆し、続いて白金の層
６２で被覆する工程； Ｌ）白金パッドが電極領域２２上に残るように、写真整
形する工程； Ｍ）　白金パッドを選択された金属６６でメッキする工
程；及び Ｎ）露出されたチタン６０を除去する工程を含むことを
特徴とする方法 ５、前記第４項に記載された方法において、第Ｍ工程に
おける選択された金属はニッケル６６で、この方法は更
に、 ０）ニッケル６６上にハンダの層７０をメッキする工程 を含むことを特徴とする方法 ６、前記第１項に記載された方法において、雰囲気汚染
に対する障壁となる物質の層３８．４０を、第Ｅ工程の
前に、回路ウェハ１０の第１の表面上に形成する工程が
含まれること を特徴とする方法 ７、　前記第１項に記載された方法において、ウェハ１
０．５０を固着させウェハサンドイッチ６０にする前に
、第Ｆ工程で形成した粘着性物質５８からガス抜きをす
る工程が含まれること を特徴とする方法
【図面の簡単な説明】
第１ないし４図は第５図に示されるように構成され、本
発明に従う集積回路デバイス製作のプロセス工程を、順
次示す図である。 〔主要部分の符号の説明〕 １０・・・シリコン回路ウェハ １８．２４・・・障壁 ２２・・・電極表面 ４０・・・支持ウェハ ４７・・・窓 ５０・・・ウェハサンドイッチ （１５） 第１頁の続き ６発　明　者　バーバード　ニー、ワ　アメリグナー　
−、ハ ［相］発明者・　ジョセフ　シー、ザー　アメリチャー
　タルノ寸 力合衆国　６００６０　イリノイズ、リンカーンシアー
フ　ディ　ロード　３ 力合衆国　６００９１　イリノイズ、ウィルメット、カ
ブレイス　２３５ 手　続　補　正　書（方式） 昭和５９年１０月２　日 特許庁長官志賀　字数 】事件の表示昭和５９年　特許願事１３１２０８号２　
発明の名称 ７ユウセキカイ　ロ　セイサクホウホウ集積回路デバイ
スの製作方法 ３　補正をする者 事件との関係　特許出願人 氏名　テレタイプ　コーポレーション （名称） ４代理人 （１１明細書第１５頁第１０行目乃至第１２行目の「第
１ないし第４図は・・・・・・・・・図である。」を下
記の如く訂正する。

Claims (1)

  1. 【特許請求の範囲】 １、集積回路デバイスの製作方法において、Ａ）能動回
    路（１９）及びウェハの第１の表面上の少くとも１個の
    位置合せパターン（３２）を含む集積回路（１４）を形
    成するために、シリコン回路ウェハＣ１０１を加工する
    工程； Ｂ）能動回路（１９）の少くとも一部を、溝（１８）の
    中に形成された雰囲気汚染に対する障壁（２４）で囲む
    工程： Ｃ）能動回路（１９）の選択された位置と、障壁（２４
    ）により囲まれた能動回路の外側の選択された電極表面
    （２２）間の相互接続をするため、第Ｂ工程で配置され
    た障壁（１８，２４）」二に、導電体をメッキする工程
    ： Ｄ）その後のプロセスのため、支持ウェハ（４０）を準
    備する工程： Ｅ）　支持ウェハ（４０）の第１の回路に隣接して、回
    路ウェハ（１０）の第１の表面を位置させる工程： Ｆ）　該回路ウェハ及び支持ウェハ（１０，４０）の隣
    接した表面上に、粘着性物質ｉ＋４６１を形成し、二つ
    のウェハをともに固着させて、ウェハサンドイッチ （５０］を形成する工程； Ｇ）位置合せパターン（３２）に対応するマーク＋３２
    ａｌを露出するため、回路ウェハ（１０）を貫いて窓（
    ４７）を写真整形する工程； ■）集積回路（１４）の選択された電極表面（２２）へ
    、回路ウェハ（１０）を貫く電極窓を形成するため、第
    Ｆ工程で露出されたマーク（３２ａｌを用いて、回路ウ
    ェハ（１０）を写真整形する工程；■）第Ｈ工程で露出
    された電極表面（２２］を前処理する工程；及び Ｊ）ウェハサンドインチ（５０）を複数のチップ（７２
    ）に切断する工程 から成ることを特徴とする集積回路デバイスの製作方法
JP59131208A 1983-06-27 1984-06-27 集積回路デバイスの製作方法 Granted JPS6052048A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US508314 1983-06-27
US06/508,314 US4485553A (en) 1983-06-27 1983-06-27 Method for manufacturing an integrated circuit device

Publications (2)

Publication Number Publication Date
JPS6052048A true JPS6052048A (ja) 1985-03-23
JPH055169B2 JPH055169B2 (ja) 1993-01-21

Family

ID=24022252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59131208A Granted JPS6052048A (ja) 1983-06-27 1984-06-27 集積回路デバイスの製作方法

Country Status (5)

Country Link
US (1) US4485553A (ja)
EP (1) EP0132614B1 (ja)
JP (1) JPS6052048A (ja)
CA (1) CA1205578A (ja)
DE (1) DE3466955D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2017092451A (ja) * 2015-08-25 2017-05-25 エイチジーエスティーネザーランドビーブイ Ｃｍｏｓ駆動回路との間における磁気メモリ統合の実装

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468857A (en) * 1983-06-27 1984-09-04 Teletype Corporation Method of manufacturing an integrated circuit device
US4688075A (en) * 1983-07-22 1987-08-18 Fairchild Semiconductor Corporation Integrated circuit having a pre-attached conductive mounting media and method of making the same
JPS60100450A (ja) * 1983-11-07 1985-06-04 Disco Abrasive Sys Ltd 半導体ウエーハ装着及び切断装置
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
DE3632943A1 (de) * 1986-09-27 1988-03-31 Bosch Gmbh Robert Hochfrequenz-leistungs-transistor in bipolar-epitaxial-technik
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
FR2664095B1 (fr) * 1990-06-28 1993-12-17 Commissariat A Energie Atomique Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis.
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US6323139B1 (en) 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US6452272B1 (en) 1999-06-29 2002-09-17 Koninklijke Philips Electronics N.V. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283070A (en) * 1975-12-29 1977-07-11 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5387163A (en) * 1977-01-12 1978-08-01 Hitachi Ltd Production of semiconductor device
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer
JPS5717158A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5745254A (en) * 1980-09-01 1982-03-15 Nippon Telegr & Teleph Corp <Ntt> Automatic detector for amount of silicon wafer worked
JPS5893345A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1235197A (en) * 1967-07-03 1971-06-09 Texas Instruments Inc Manufacture of circuit element arrays
JPS501872B1 (ja) * 1970-01-30 1975-01-22
US3769562A (en) * 1972-02-07 1973-10-30 Texas Instruments Inc Double isolation for electronic devices
US3775838A (en) * 1972-04-24 1973-12-04 Olivetti & Co Spa Integrated circuit package and construction technique
CH560463A5 (ja) * 1972-09-26 1975-03-27 Siemens Ag
DE2348325A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Halbleiteranordnung mit fuer die drahtlose kontaktierung geeigneten anschlusskontakten
US3852563A (en) * 1974-02-01 1974-12-03 Hewlett Packard Co Thermal printing head
US4110598A (en) * 1975-09-02 1978-08-29 Texas Instruments Incorporated Thermal printhead assembly
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
CA1109927A (en) * 1978-06-26 1981-09-29 Edmund T. Marciniec Manufacture of thin film thermal print head
US4266334A (en) * 1979-07-25 1981-05-12 Rca Corporation Manufacture of thinned substrate imagers
US4468857A (en) * 1983-06-27 1984-09-04 Teletype Corporation Method of manufacturing an integrated circuit device
US4472875A (en) * 1983-06-27 1984-09-25 Teletype Corporation Method for manufacturing an integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283070A (en) * 1975-12-29 1977-07-11 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5387163A (en) * 1977-01-12 1978-08-01 Hitachi Ltd Production of semiconductor device
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer
JPS5717158A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5745254A (en) * 1980-09-01 1982-03-15 Nippon Telegr & Teleph Corp <Ntt> Automatic detector for amount of silicon wafer worked
JPS5893345A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2017092451A (ja) * 2015-08-25 2017-05-25 エイチジーエスティーネザーランドビーブイ Ｃｍｏｓ駆動回路との間における磁気メモリ統合の実装

Also Published As

Publication number Publication date
EP0132614A1 (en) 1985-02-13
DE3466955D1 (en) 1987-12-03
EP0132614B1 (en) 1987-10-28
CA1205578A (en) 1986-06-03
JPH055169B2 (ja) 1993-01-21
US4485553A (en) 1984-12-04

Similar Documents

Publication Publication Date Title
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US3716907A (en) Method of fabrication of semiconductor device package
DE69231785T2 (de) Verfahren zum herstellen integrierte schaltungsanordnungen
US4897708A (en) Semiconductor wafer array
US6084288A (en) Hermetic chip and method of manufacture
US6228675B1 (en) Microcap wafer-level package with vias
US4485553A (en) Method for manufacturing an integrated circuit device
WO1996002071A1 (en) Packaged integrated circuit
US5182420A (en) Method of fabricating metallized chip carriers from wafer-shaped substrates
US4472875A (en) Method for manufacturing an integrated circuit device
GB2150749A (en) Integrated circuits
US4468857A (en) Method of manufacturing an integrated circuit device
JP4230543B2 (ja) 「チップサイズパッケージ」を有する半導体装置の製造方法
EP1234330A2 (en) Method relating to anodic bonding
EP0371861A2 (en) High density semiconductor structure and method of making the same
EP0186818B1 (en) Chip to pin interconnect method
US5573171A (en) Method of thin film patterning by reflow
DE102008039939A1 (de) Integriertes Schaltungsbauelement mit einer aus der Gasphase abgeschiedenen Isolationsschicht
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
GB2074793A (en) Thin film circuit assembly
US5512780A (en) Inorganic chip-to-package interconnection circuit
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
KR100668809B1 (ko) 웨이퍼 레벨 패키지
JPH02189961A (ja) 半導体装置
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置