JPS6055444A - プログラム暴走防止装置 - Google Patents
プログラム暴走防止装置Info
- Publication number
- JPS6055444A JPS6055444A JP58164365A JP16436583A JPS6055444A JP S6055444 A JPS6055444 A JP S6055444A JP 58164365 A JP58164365 A JP 58164365A JP 16436583 A JP16436583 A JP 16436583A JP S6055444 A JPS6055444 A JP S6055444A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- abnormality
- program
- software
- cpu2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はソフトフェア及びハードフェアの異常を検出
し、異常時処理を行ないプログラムの暴走を防止する装
置の改良に閃するものであるＯ 従来この種゛の装置としてオ五図に示すものがあった。
し、異常時処理を行ないプログラムの暴走を防止する装
置の改良に閃するものであるＯ 従来この種゛の装置としてオ五図に示すものがあった。
ｌ１ｌｉｊ装置に組込まれたソフトフェア、１２１ Ｉ
ｉこのソツトクエアｔ−制御するためのＣＰＵである。
ｉこのソツトクエアｔ−制御するためのＣＰＵである。
（３１はこの装置のｌｉｔ源となる・ＡＣ電源、１４１
はＣの°電源が折になったあるいはｌｔ電源電圧ある一
足のレベル以下に低下したこと全検出するだめの電源異
常検出回路である。
はＣの°電源が折になったあるいはｌｔ電源電圧ある一
足のレベル以下に低下したこと全検出するだめの電源異
常検出回路である。
カクンタ（５）はＴ端子に加えられたパルス１ａ号をカ
ウントアップする。カウント値はＬＯＡＤ端子への入力
囚号によシフリアされるが、カウント饋がいっばいにな
るとＴｎ端子からパルス１６号を送出する。
ウントアップする。カウント値はＬＯＡＤ端子への入力
囚号によシフリアされるが、カウント饋がいっばいにな
るとＴｎ端子からパルス１６号を送出する。
次に１作について説明する。′＆を諒異常検出回踏（４
）はＡＣＣ電源８１によシミ源を供給されているが、こ
の電源電圧がある一定のレベル以下に低下するかもしく
は′４諒断になるとこれを検出しソフトフェアｉｌｌ
Ｋ ＰＦ Ｄ （Ｐｏｗｅｒ Ｆａｉｌ Ｄｏｗｎ）
ｉｆｉ号を送出する。
）はＡＣＣ電源８１によシミ源を供給されているが、こ
の電源電圧がある一定のレベル以下に低下するかもしく
は′４諒断になるとこれを検出しソフトフェアｉｌｌ
Ｋ ＰＦ Ｄ （Ｐｏｗｅｒ Ｆａｉｌ Ｄｏｗｎ）
ｉｆｉ号を送出する。
ソフトフェアはＰＦＤ信号を人力するとあらかじめ組込
まれているプログラムに従いｄＬ諒異常時処理を行ない
、この処理が終了すると４諒異常検出回路にＭＰ （Ｍ
ｅｍｏｒｙ ＃ｒｏｔｅａｔｉｏｎＪ ｌ言号を送出す
る。なおこのプログラムによる処理動作は、ＡＯ藏諒の
４劇電圧がある一定値以下になるか′Ｉｉｔ諒断になる
までの時間以内に行なわれるものである。゛４諒異常検
出回路はＭｐ１４号を入力するとＣＰ Ｕ ｆｉｌにＲ
ＦｉＳＦｌｔＴ信号を送出する。
まれているプログラムに従いｄＬ諒異常時処理を行ない
、この処理が終了すると４諒異常検出回路にＭＰ （Ｍ
ｅｍｏｒｙ ＃ｒｏｔｅａｔｉｏｎＪ ｌ言号を送出す
る。なおこのプログラムによる処理動作は、ＡＯ藏諒の
４劇電圧がある一定値以下になるか′Ｉｉｔ諒断になる
までの時間以内に行なわれるものである。゛４諒異常検
出回路はＭｐ１４号を入力するとＣＰ Ｕ ｆｉｌにＲ
ＦｉＳＦｌｔＴ信号を送出する。
ＣＰＵがＲＢＩ！Ｓ ＥＴ倍信号入力するととプログラ
ムは０査地から再スタートするが、この状態で１詠電圧
が復旧するまで待機する。
ムは０査地から再スタートするが、この状態で１詠電圧
が復旧するまで待機する。
また以上の系統とは別にカクンタはＣＰＵから送出され
たクロツク１Ｂ号のパルスをカウントアツプ（もしくは
ダクン］していくが、このカウント値はソフトウェアか
らのＷ Ｄ Ｔ ＲＪＣ８ＦｆＴ１ｇ号によシフリア（
初期値化コされる。便ってプログラムが無限ループに入
って蒙走を始めるとＷＤＴ ＲＥＳＩＴ信号が送出され
ず、カクン１” １１＋４がクリアされないことによう
Ｔｎ１ｇ号がカクンタからＣＰＵへ送出される。ＣＰＵ
は１“Ｒ・１ｇ号？１−ＴＲＡＰ端子から入力するが、
この場合ソフトウェアはあらかじめ植込まれた特定のプ
ログラムが最蛇先で実行できるようになっており、ここ
で必要な異常時処理を何なう。
たクロツク１Ｂ号のパルスをカウントアツプ（もしくは
ダクン］していくが、このカウント値はソフトウェアか
らのＷ Ｄ Ｔ ＲＪＣ８ＦｆＴ１ｇ号によシフリア（
初期値化コされる。便ってプログラムが無限ループに入
って蒙走を始めるとＷＤＴ ＲＥＳＩＴ信号が送出され
ず、カクン１” １１＋４がクリアされないことによう
Ｔｎ１ｇ号がカクンタからＣＰＵへ送出される。ＣＰＵ
は１“Ｒ・１ｇ号？１−ＴＲＡＰ端子から入力するが、
この場合ソフトウェアはあらかじめ植込まれた特定のプ
ログラムが最蛇先で実行できるようになっており、ここ
で必要な異常時処理を何なう。
側床の７’ログラム暴走防止装匝は以上のように構成さ
れているが、プログラムはＣＰＵの出力するクロックパ
ルスに同期して動作しているため、このクロックパルス
がＣＰＵから出力されないと、ソフトウェアが動作せず
暴走防止装置が動作しなくなる欠点があった。
れているが、プログラムはＣＰＵの出力するクロックパ
ルスに同期して動作しているため、このクロックパルス
がＣＰＵから出力されないと、ソフトウェアが動作せず
暴走防止装置が動作しなくなる欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、プログラムを動作させるために必
要なりロックパルスが何らかの原因で人力されなくなっ
てもプログラム暴走時の処理を実行できる装置き提供す
ることを目的としている。
めになされたもので、プログラムを動作させるために必
要なりロックパルスが何らかの原因で人力されなくなっ
てもプログラム暴走時の処理を実行できる装置き提供す
ることを目的としている。
以下このｓ男の一犬施例を図について説明する。第２凶
においてＩＩＩ〜（５）は第１凶の４成図１１１〜ｔｅ
ｌと同じものでカクンタ１６）はカクンタＬ５］ トＩ
ｔ７１じ動作をする〇 波形整形回路（７）はＡＣ’ｉｉ、源からの正弦波を矩
形波ＩＣ×換する。Ｒ−８７リツプ７０ツブ（８）は入
力Ｌ７’ｃ、＜ルスが、ハイレベルがら０−レベルに夏
化したときに信号を出力する。
においてＩＩＩ〜（５）は第１凶の４成図１１１〜ｔｅ
ｌと同じものでカクンタ１６）はカクンタＬ５］ トＩ
ｔ７１じ動作をする〇 波形整形回路（７）はＡＣ’ｉｉ、源からの正弦波を矩
形波ＩＣ×換する。Ｒ−８７リツプ７０ツブ（８）は入
力Ｌ７’ｃ、＜ルスが、ハイレベルがら０−レベルに夏
化したときに信号を出力する。
（９）は２人力のＯＲ回路である０
１１０１はソフトウェアを動作させるために必要なりロ
ックパルスｔ″ＣＰσに発生させる発振器である。
ックパルスｔ″ＣＰσに発生させる発振器である。
Ａ Ｏ颯＠ １３Ｊの電源電圧がある一足のレベル以下
に低下するか、もしくは′１１！詠断になると、ソフト
ウェアｕ＋ ＆ひ’ｉ詠異常検出回路（４）がＲＥ ８
ＦｉＴ−１個ＪＰｊを出力するところまでは便米と同
じである。この系列とは別に次のＲＩ Ｅｌ ｗ Ｔ
−ｇ ４Ｈ号が生成される。
に低下するか、もしくは′１１！詠断になると、ソフト
ウェアｕ＋ ＆ひ’ｉ詠異常検出回路（４）がＲＥ ８
ＦｉＴ−１個ＪＰｊを出力するところまでは便米と同
じである。この系列とは別に次のＲＩ Ｅｌ ｗ Ｔ
−ｇ ４Ｈ号が生成される。
まずＡＣ電源からの正弦波を波形整形回路で足形波にし
、これにより、カクンタ（６）の力９ンタ値がカウント
アツプされる。一方発振器叫が正常動作しているならｔ
ｅｌ’ ｃ Ｐ Ｕ ｆ２１は０ＬＫｙｔＡ子よｔ）、
ｐ＜ルス信号ｔカクンタ１６１のＬｏｈＤ−子へ出力し
これによりカクンタはカウント値をクリアする０完振器
が停止するかその発振周波数が低下するとカクンタｆ８
１のカウント値がいっばいになシ、カクンタ（６）はＴ
Ｒ端子からパルス（＋！号を送出する◎このイ目すを入
力し７ｃＲ−Ｓフリラグフロツブ［８１ｉＥＲＥ８１Ｔ
−８１！９を送出ｆ４０である。
、これにより、カクンタ（６）の力９ンタ値がカウント
アツプされる。一方発振器叫が正常動作しているならｔ
ｅｌ’ ｃ Ｐ Ｕ ｆ２１は０ＬＫｙｔＡ子よｔ）、
ｐ＜ルス信号ｔカクンタ１６１のＬｏｈＤ−子へ出力し
これによりカクンタはカウント値をクリアする０完振器
が停止するかその発振周波数が低下するとカクンタｆ８
１のカウント値がいっばいになシ、カクンタ（６）はＴ
Ｒ端子からパルス（＋！号を送出する◎このイ目すを入
力し７ｃＲ−Ｓフリラグフロツブ［８１ｉＥＲＥ８１Ｔ
−８１！９を送出ｆ４０である。
ＯＲ回路（９）は前述のＲＩＳＦｉＴ−１侶号とＲＫ８
１！１Ｔ−Ｓ傷すのいずれかを入力すると、すなわち電
源異常か発振器発振異常が発生すると、ＲＫＩ３ＥＴ−
１８信号をＣＰ Ｕ ｉ２１へ送出する。
１！１Ｔ−Ｓ傷すのいずれかを入力すると、すなわち電
源異常か発振器発振異常が発生すると、ＲＫＩ３ＥＴ−
１８信号をＣＰ Ｕ ｉ２１へ送出する。
ＣＰＵがＲＥＳＥＴ−口１ｇ号を入力するとプログラム
は０蕾地から再スタートするが、この状態で４源電圧が
復旧しかつ発振器が正常発振するまで待機する。以上が
電源異常もしくは発振器異常時のプログラム暴走防止機
能である。
は０蕾地から再スタートするが、この状態で４源電圧が
復旧しかつ発振器が正常発振するまで待機する。以上が
電源異常もしくは発振器異常時のプログラム暴走防止機
能である。
また、プログラム暴走に胸しては従来と同じ動作で、す
なわちＴＲＡＰ割込に起動されたソフトウェアによって
異常時処理が実行される。
なわちＴＲＡＰ割込に起動されたソフトウェアによって
異常時処理が実行される。
なお上記実施例ではＲｊｉｉＳＥＴ−［１信号をＣＰＥ
ＴのＲＪＩＣ８ＥＴ端子へ入力しているだけであったが
これをインバータ（ｌｌ）とＡＮＤ回路０２１とを使っ
て第３図のように回路を構１戎すると、プログラム正常
−作詩に発生するＷ、ｐＴ ＲｊｉｉＳＥＴ−８信号と
、４諒異常時もしくＦｉ発振器発振異常時に発生するＲ
ＩＩｉＳｊｉｊＴ−目Ｉｄ号金インバータ金通して反転
した信号、すなわち′成像正常でかつ発振器正常動作時
に発生するｕｇｓｉＴ−（−１ｇ）信号と１ＮＡＮＤ回
路に人力し、その出力ｔカクンタ（５）のＬＯＡＤ端子
に出力することになる。従ってこのシステムではぼ源異
常時、＠機器発振異常時、あるいはプログラム暴走時い
ずれの場合でもソフトウェアによって処理ｔｘ行するこ
とが可能になる。
ＴのＲＪＩＣ８ＥＴ端子へ入力しているだけであったが
これをインバータ（ｌｌ）とＡＮＤ回路０２１とを使っ
て第３図のように回路を構１戎すると、プログラム正常
−作詩に発生するＷ、ｐＴ ＲｊｉｉＳＥＴ−８信号と
、４諒異常時もしくＦｉ発振器発振異常時に発生するＲ
ＩＩｉＳｊｉｊＴ−目Ｉｄ号金インバータ金通して反転
した信号、すなわち′成像正常でかつ発振器正常動作時
に発生するｕｇｓｉＴ−（−１ｇ）信号と１ＮＡＮＤ回
路に人力し、その出力ｔカクンタ（５）のＬＯＡＤ端子
に出力することになる。従ってこのシステムではぼ源異
常時、＠機器発振異常時、あるいはプログラム暴走時い
ずれの場合でもソフトウェアによって処理ｔｘ行するこ
とが可能になる。
また通常は上記実施例の通り、ｃｐｔｒに対する割込は
最彼先のＴＲＡｐにしているが、この他にも嶽先順を麦
えて他の割込にｅ足することも可能である。
最彼先のＴＲＡｐにしているが、この他にも嶽先順を麦
えて他の割込にｅ足することも可能である。
以上のようにこ゛の発明によればｆｔ詠異常１発振４発
振異常あるいはプログラム暴走時にそれ全検出し必要な
処理ｔ−行なうことができるが、その処理方法ｅζり＾
ては自由に設計できるので、コンピュータ・システムに
おける上記異常発生時の処理をシステムに最も適合した
ものにすることが可能でるる。
振異常あるいはプログラム暴走時にそれ全検出し必要な
処理ｔ−行なうことができるが、その処理方法ｅζり＾
ては自由に設計できるので、コンピュータ・システムに
おける上記異常発生時の処理をシステムに最も適合した
ものにすることが可能でるる。
オ五図は従来のプログラム暴走防止装置のブロック系統
図、オ８図はこの発明の一英施例によるプログラム暴走
防止装置のブロック系統図、オ８−はこの発明の他の実
施例によるブロク゛ラム暴走防止装置のブロック系統図
を示す。 ＋１１＝−ソフトウェア、＋２１ ＋＋＋ ＣＰ Ｕ
、 ｆｉｌｌ ＋＋−、ＡＣ電源、（４）−−−１鉱異
常検出回路、（５）−一一カクンタ、＋６１−−一カク
ンタ、（７１−ｍ−波形整形回路、ｔ３）−一一旦−Ｂ
フリップフロップ、ｔ９）−−−ＯＲ回路、叫−ｍ−発
振器、（ｌｌ）−−−イン／４−夕回路、ｌｌり一一−
Ａ Ｍ Ｄ回路。 なお、図中、 １ＩＪｌ−符号は同一、または４目当部
分を示す。 代理人 大台 増雄 手続補正書（自発） 昭和５９年１ ＾３ 日 １、事件の表示 特願昭５８−１６４８６５号３、補正
をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 （１）明細・身の発明の詳細な説明ρ欄６Ｌ 補正の円
容 （１）明細書をつぎのとおり訂正する。
図、オ８図はこの発明の一英施例によるプログラム暴走
防止装置のブロック系統図、オ８−はこの発明の他の実
施例によるブロク゛ラム暴走防止装置のブロック系統図
を示す。 ＋１１＝−ソフトウェア、＋２１ ＋＋＋ ＣＰ Ｕ
、 ｆｉｌｌ ＋＋−、ＡＣ電源、（４）−−−１鉱異
常検出回路、（５）−一一カクンタ、＋６１−−一カク
ンタ、（７１−ｍ−波形整形回路、ｔ３）−一一旦−Ｂ
フリップフロップ、ｔ９）−−−ＯＲ回路、叫−ｍ−発
振器、（ｌｌ）−−−イン／４−夕回路、ｌｌり一一−
Ａ Ｍ Ｄ回路。 なお、図中、 １ＩＪｌ−符号は同一、または４目当部
分を示す。 代理人 大台 増雄 手続補正書（自発） 昭和５９年１ ＾３ 日 １、事件の表示 特願昭５８−１６４８６５号３、補正
をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 （１）明細・身の発明の詳細な説明ρ欄６Ｌ 補正の円
容 （１）明細書をつぎのとおり訂正する。
Claims (1)
- クロックパルスによりプログラムを駆動する演算処理装
置と、上記クロックパルス又は電源の異常が検出された
とき上記演算処理装置によるプログラムの駆動を停止さ
せる回路とを備えたプログラム鏝走防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164365A JPS6055444A (ja) | 1983-09-05 | 1983-09-05 | プログラム暴走防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164365A JPS6055444A (ja) | 1983-09-05 | 1983-09-05 | プログラム暴走防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055444A true JPS6055444A (ja) | 1985-03-30 |
Family
ID=15791755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58164365A Pending JPS6055444A (ja) | 1983-09-05 | 1983-09-05 | プログラム暴走防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055444A (ja) |
-
1983
- 1983-09-05 JP JP58164365A patent/JPS6055444A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
| US4627060A (en) | Watchdog timer | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| ATE7968T1 (de) | Multiprozessorsystem mit ermittlung des ein kleinstes ergebnis erzielenden prozessors. | |
| EP0130432A2 (en) | Apparatus for suspending a system clock when an initial error occurs | |
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JPH11143841A (ja) | 照合回路 | |
| JPS57134757A (en) | Self-diagnosis system for microcomputer | |
| JPS6213151Y2 (ja) | ||
| JPS63245740A (ja) | マイクロプロセツサ | |
| KR940002166Y1 (ko) | 엘리베이터의 프로그램 타스크 제어회로 | |
| SU1205146A1 (ru) | Устройство дл перезапуска ЭВМ | |
| JPH0342738A (ja) | コンピュータシステムの監視制御装置 | |
| JPS59146353A (ja) | マイクロプロセツサの故障検出装置 | |
| JPS5561298A (en) | Step motor driving power source device with exciting phase counter false operation detecting circuit | |
| JPS59146354A (ja) | マイクロプロセツサの暴走停止装置 | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JPS62287180A (ja) | 時計のカウント装置 | |
| JPH0434170B2 (ja) | ||
| JPS60193060A (ja) | ウオツチドツグタイマ−装置 | |
| JPS63147242A (ja) | ウオツチドツグタイマ | |
| JPH03292258A (ja) | 時素リレー | |
| JPH0637741A (ja) | 同期伝送装置 | |
| JPS61208146A (ja) | Ｃｐｕ暴走検知回路 | |
| JPS598004A (ja) | フエイル・セ−フ回路 |