JPS60558A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS60558A JPS60558A JP10864983A JP10864983A JPS60558A JP S60558 A JPS60558 A JP S60558A JP 10864983 A JP10864983 A JP 10864983A JP 10864983 A JP10864983 A JP 10864983A JP S60558 A JPS60558 A JP S60558A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- bus
- permission signal
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、共通バスを介しての複数の下位装置によるＤ
ＭＡデータ転送制御方式に関する。
ＭＡデータ転送制御方式に関する。
従来技術と問題点
中央処理装置及び複数の下位装置が接続された共通バス
を介して下位装置がインクレースモードでＤＭＡ （Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）を行なう場
合共通バスの占有制御が必要であるが、従来は共通バス
に優先制御機構を設け、これにより一括制御を行なって
いた。第１図、第２図でこれを説明すると、これらの図
で１０は共通バス（Ｃ−ＢＵＳ）、１２はその制御装置
（ＣＰＵ） 、１４．１６は下位装置であり、これらは
図示のように接続される。
を介して下位装置がインクレースモードでＤＭＡ （Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）を行なう場
合共通バスの占有制御が必要であるが、従来は共通バス
に優先制御機構を設け、これにより一括制御を行なって
いた。第１図、第２図でこれを説明すると、これらの図
で１０は共通バス（Ｃ−ＢＵＳ）、１２はその制御装置
（ＣＰＵ） 、１４．１６は下位装置であり、これらは
図示のように接続される。
下位装置１４．１６は回線アダプタ、ディスクアダプタ
などであり、場合によっては多数設けられるが、図では
２つのみ示す。第１図は並行優先制御形と呼ばれ、イン
クレースモードでＤＭＡを行なうに当って各下位装置は
１回の転送毎に要求信号ＲＥＱを上げ、Ｃ−ＢＵＳの優
先制御機構による優先処理などを加えて制御装置１２は
該要求が受入れられるものであれば許可応答信ＧＡＣＫ
を返し、これにより当該下位装置はＤＭＡに入る。
などであり、場合によっては多数設けられるが、図では
２つのみ示す。第１図は並行優先制御形と呼ばれ、イン
クレースモードでＤＭＡを行なうに当って各下位装置は
１回の転送毎に要求信号ＲＥＱを上げ、Ｃ−ＢＵＳの優
先制御機構による優先処理などを加えて制御装置１２は
該要求が受入れられるものであれば許可応答信ＧＡＣＫ
を返し、これにより当該下位装置はＤＭＡに入る。
下位装置相互間に連絡はなく、ＤＭＡ要求があればＲＥ
Ｑを上げＡＣＫが返ればＤＭＡに入り、否定応答ＮＡＣ
Ｋが返れば待ちとする。第２図はいもする優先制御型と
呼ばれるもので、要求信号ＲＥＱは各下位装置を通して
最下方の下位装置から上方の下位装置へ、それより制御
装置１２へ入り、許可応答信号ＡＣＫはこの逆に伝えら
れ、要求を上げた下位装置がそれを取込み、ＤＭＡに入
る。
Ｑを上げＡＣＫが返ればＤＭＡに入り、否定応答ＮＡＣ
Ｋが返れば待ちとする。第２図はいもする優先制御型と
呼ばれるもので、要求信号ＲＥＱは各下位装置を通して
最下方の下位装置から上方の下位装置へ、それより制御
装置１２へ入り、許可応答信号ＡＣＫはこの逆に伝えら
れ、要求を上げた下位装置がそれを取込み、ＤＭＡに入
る。
信号ＡＣＫは制御装置１２に近いもの順に入るので、複
数の下位装置がＲＥＱを上げＡＣＫが返されると制御装
置１２に近い下位装置がそれを取込んでしまう。即ち優
先順は制御装置に近い順（ＡＣＫ信号線で見て）であり
、遠い下位装置は後廻しになる。
数の下位装置がＲＥＱを上げＡＣＫが返されると制御装
置１２に近い下位装置がそれを取込んでしまう。即ち優
先順は制御装置に近い順（ＡＣＫ信号線で見て）であり
、遠い下位装置は後廻しになる。
ところで技術の進歩により磁気ディスク装置のデータ転
送速度は速くなり、従来技術で設計されたＣ−ＢＵＳ
ＤＭＡ回路の限界速度に近づいて来ている。またシリア
ルデータ転送も光ループなど高速のデータ転送を必要と
するものが次々と実用化され、ディスク以外でも高速Ｄ
ＭＡを行なう必要が出てきた。か＼るものに対処するに
は高速Ｃ−Ｂｕｓを用意すればよいが、Ｃ−Ｂｕｓに接
続されるすべての制御部に回路変更が生じることになり
これは当然コスト環を招く。
送速度は速くなり、従来技術で設計されたＣ−ＢＵＳ
ＤＭＡ回路の限界速度に近づいて来ている。またシリア
ルデータ転送も光ループなど高速のデータ転送を必要と
するものが次々と実用化され、ディスク以外でも高速Ｄ
ＭＡを行なう必要が出てきた。か＼るものに対処するに
は高速Ｃ−Ｂｕｓを用意すればよいが、Ｃ−Ｂｕｓに接
続されるすべての制御部に回路変更が生じることになり
これは当然コスト環を招く。
発明の目的
それ数本発明は、遅いＤＭＡ制御機構を持つデータ処理
システムに、最新技術のディスク装置、光ループインタ
フェースなどを接続可能にするデータ転送制御方式を提
供しようとするものである。
システムに、最新技術のディスク装置、光ループインタ
フェースなどを接続可能にするデータ転送制御方式を提
供しようとするものである。
ＤＭＡ転送制御が遅いシステムで高速ＤＭＡを並行して
動作させようとするとＣ−ＢＵＳの切換によるタイムロ
スが大きく、効率低下を招く。またシリアルループイン
タフェースではその性質上ソフトウェアで排他動作制御
を行なうことは不可である。このような問題に対処して
、高速ディスク、光ループなどのＤＭＡを可能にする転
送制御方式詳しくはＣ−Ｂ ’Ｕ Ｓ占有排゛他制御方
式を提供しようとするものである。
動作させようとするとＣ−ＢＵＳの切換によるタイムロ
スが大きく、効率低下を招く。またシリアルループイン
タフェースではその性質上ソフトウェアで排他動作制御
を行なうことは不可である。このような問題に対処して
、高速ディスク、光ループなどのＤＭＡを可能にする転
送制御方式詳しくはＣ−Ｂ ’Ｕ Ｓ占有排゛他制御方
式を提供しようとするものである。
発明の構成
本発明は共通ハスに中央処理装置および複数の下位装置
が接続され、下位装置がデータ転送する際は共通バスを
インクレースモードで占有するシステムにおけるデータ
転送制御方式において、優先レベルの高い下位装置Ａは
、転送要求がないとき転送許可信号を発生し、優先レベ
ルの低い下位装置Ｂは転送要求がありかつ該転送許可信
号が出されているときダイレクトメモリアクセスを行い
、該下位装置Ａは転送要求が発生したとき転送許可信号
をオフにし、これにより下位袋ｗＢは所定時間内にダイ
レクトメモリアクセスを中止し、下位装置Ａは転送許可
信号をオフにしてから一定時間後または下位装置Ｂがダ
イレクトメモリアクセス中発生していた転送中信号をオ
フにした時点でダイレクトメモリアクセスに入ることを
特徴とするが、次に実施例を参照しながらこれを詳細に
説明する。
が接続され、下位装置がデータ転送する際は共通バスを
インクレースモードで占有するシステムにおけるデータ
転送制御方式において、優先レベルの高い下位装置Ａは
、転送要求がないとき転送許可信号を発生し、優先レベ
ルの低い下位装置Ｂは転送要求がありかつ該転送許可信
号が出されているときダイレクトメモリアクセスを行い
、該下位装置Ａは転送要求が発生したとき転送許可信号
をオフにし、これにより下位袋ｗＢは所定時間内にダイ
レクトメモリアクセスを中止し、下位装置Ａは転送許可
信号をオフにしてから一定時間後または下位装置Ｂがダ
イレクトメモリアクセス中発生していた転送中信号をオ
フにした時点でダイレクトメモリアクセスに入ることを
特徴とするが、次に実施例を参照しながらこれを詳細に
説明する。
発明の実施例
第３図は本発明を実施するシステムの一例を示し、第１
図及び第２図と同し部分には同し符号がイ」シである。
図及び第２図と同し部分には同し符号がイ」シである。
２０は光ループ、２２は磁気ディスク装置であり、１４
．１６即ち下位装置−１、同２番よこれらの光ループ及
びディスクのアダプタである。
．１６即ち下位装置−１、同２番よこれらの光ループ及
びディスクのアダプタである。
下位装置は多数ある場合もあるが、こ＼で番よその２つ
のみ示す。本発明では（、−ＢＵＳ４こ下位装置−１，
同一２のための優先制御機構は設けなむ１゜代りに下位
装置−１，同一２を次のようにする。
のみ示す。本発明では（、−ＢＵＳ４こ下位装置−１，
同一２のための優先制御機構は設けなむ１゜代りに下位
装置−１，同一２を次のようにする。
即ち下位装置−１は自身がデータ転送要求を持たない時
には、下位装置−２に対して転送許可信号ＴＡを発生す
る。また下位装置−２は自身にデータ転送要求があり転
送許可信号ＴＡが入ってし）る時にＣ−ＢＵＳ占有要求
信号ＲＥＱを出力し、転送許可信号ＴＡがオフとなった
ときは所定時間内に即ちまだＤＭＡ中ではあるかその区
切りのよむ）所でデータ転送を終了する（ＲＥＱを出さ
なくなる）。また下位装置−１はある程度のデータノ＼
・ノファを待ち、下位装置−２がデータ転送を終了する
まで（所定時間）待つことが可能とする。
には、下位装置−２に対して転送許可信号ＴＡを発生す
る。また下位装置−２は自身にデータ転送要求があり転
送許可信号ＴＡが入ってし）る時にＣ−ＢＵＳ占有要求
信号ＲＥＱを出力し、転送許可信号ＴＡがオフとなった
ときは所定時間内に即ちまだＤＭＡ中ではあるかその区
切りのよむ）所でデータ転送を終了する（ＲＥＱを出さ
なくなる）。また下位装置−１はある程度のデータノ＼
・ノファを待ち、下位装置−２がデータ転送を終了する
まで（所定時間）待つことが可能とする。
第４図のタイムチャートを参照しながら動作を説明する
と、下位装置−１は自身に転送要求がないときは他の下
位装置−２に転送許可を出しており、下位装置−２では
自身に転送要求がありかつ下位装置−１が転送許可を出
しているとＣ−ＢＵＳ占有要求償号ＲＥＱを発生し、Ｃ
−ＢＵＳを使用してのＤＭＡ動作を開始し、かつＤＭＡ
中は転送中を示す信号Ｔを上げる。、下位装置−１に転
送要求が発生すると該下位装置−１は転送許可信号ＴＡ
をオフにし、下位装置−２はこれを検知すると所定時間
τ内に（、−ＢＵＳ ＤＭＡ動作を中止し、転送要求伝
送中信号Ｔをオフにする。下位装置−１はこれを検出し
、Ｃ−ＢＵＳ ＤＭＡ動作に入る。ＤＭＡが終了すると
下位装置−１は再び転送許可ＴＡを上げ、これを受けて
下位装置−２は新たな転送要求があるなら伝送中信号Ｔ
を出し、Ｃ−ＢＵＳ ＤＭＡ動作を再開する。この間Ｃ
−Ｂｕｓ使用権は下位装置−１，２により保持されたま
まとなる。
と、下位装置−１は自身に転送要求がないときは他の下
位装置−２に転送許可を出しており、下位装置−２では
自身に転送要求がありかつ下位装置−１が転送許可を出
しているとＣ−ＢＵＳ占有要求償号ＲＥＱを発生し、Ｃ
−ＢＵＳを使用してのＤＭＡ動作を開始し、かつＤＭＡ
中は転送中を示す信号Ｔを上げる。、下位装置−１に転
送要求が発生すると該下位装置−１は転送許可信号ＴＡ
をオフにし、下位装置−２はこれを検知すると所定時間
τ内に（、−ＢＵＳ ＤＭＡ動作を中止し、転送要求伝
送中信号Ｔをオフにする。下位装置−１はこれを検出し
、Ｃ−ＢＵＳ ＤＭＡ動作に入る。ＤＭＡが終了すると
下位装置−１は再び転送許可ＴＡを上げ、これを受けて
下位装置−２は新たな転送要求があるなら伝送中信号Ｔ
を出し、Ｃ−ＢＵＳ ＤＭＡ動作を再開する。この間Ｃ
−Ｂｕｓ使用権は下位装置−１，２により保持されたま
まとなる。
か＼る制御により、下位装置−１を優先させた下位装置
同志のＤＭＡ動作排他制御が可能になる。
同志のＤＭＡ動作排他制御が可能になる。
この方式によれば現状の装置自体は変更せずに最新のテ
クノロジーを導入した周辺装置を接続可能とし得、ソフ
トウェアに対しては同時動作に見せることができ、制御
が容易になる。
クノロジーを導入した周辺装置を接続可能とし得、ソフ
トウェアに対しては同時動作に見せることができ、制御
が容易になる。
第５図は変形例を示し、この場合は下位装置−１に転送
要求が発生すると転送許可はオフになり、下位装置−２
はＤＭＡ中であってもそれをある区切りで中止する点は
第４図と同じであるが、第５図では下位装置−２はＤ
Ｍ’Ａ中に伝送中信号Ｔを上げることはしないので下位
装置−１は下位装置−２のＤＭＡ終了を知る手段がない
。そこで下位装置−１は転送許可をオフにしたらタイマ
をスタートさせて時間監視し、所定時間経過したら下位
装置−２ではＤＭＡを終了もしくは中断したと見做して
自身のＤＭＡを始める。このＤＭＡが終了すると再び転
送許可を出し、これにより下位装置−２はまだ転送要求
があるならＤＭＡを再開する。
要求が発生すると転送許可はオフになり、下位装置−２
はＤＭＡ中であってもそれをある区切りで中止する点は
第４図と同じであるが、第５図では下位装置−２はＤ
Ｍ’Ａ中に伝送中信号Ｔを上げることはしないので下位
装置−１は下位装置−２のＤＭＡ終了を知る手段がない
。そこで下位装置−１は転送許可をオフにしたらタイマ
をスタートさせて時間監視し、所定時間経過したら下位
装置−２ではＤＭＡを終了もしくは中断したと見做して
自身のＤＭＡを始める。このＤＭＡが終了すると再び転
送許可を出し、これにより下位装置−２はまだ転送要求
があるならＤＭＡを再開する。
この方式は時間監視型であるので下位装置−２がＤＭＡ
をしていないときでも下位装置−１は一定時間待たない
とＤＭＡに入れないなどの難点はあるが、下位装置−２
は伝送中信号を発生しなくてもよい利点がある。
をしていないときでも下位装置−１は一定時間待たない
とＤＭＡに入れないなどの難点はあるが、下位装置−２
は伝送中信号を発生しなくてもよい利点がある。
第６図は従来方式の動作を示す図で、下位装置−１、下
位装置−２ともに転送要求があればＲＥＱを上げ、そし
て下位装置−１は下位装置−２より優先度が高いので下
位装置−２がＤＭＡ中でも転送要求があればＤＭＡに入
り、下位装置−２のＤＭＡは中止される。ＤＭＡは所定
ブロックずつ行ない、各ブロックの区切りでＤＭＡは優
先レベルの低い下位装置のＤＭＡに移るが、下位装置−
２は下位装置−１のＤＭＡが始まるとＣ−ＢＵＳの切換
サイクルが頻繁に入り、実際、Ｃ−Ｂｕｓを用いたデー
タ転送の比率が下がることになりバスの効率が悪くなる
。
位装置−２ともに転送要求があればＲＥＱを上げ、そし
て下位装置−１は下位装置−２より優先度が高いので下
位装置−２がＤＭＡ中でも転送要求があればＤＭＡに入
り、下位装置−２のＤＭＡは中止される。ＤＭＡは所定
ブロックずつ行ない、各ブロックの区切りでＤＭＡは優
先レベルの低い下位装置のＤＭＡに移るが、下位装置−
２は下位装置−１のＤＭＡが始まるとＣ−ＢＵＳの切換
サイクルが頻繁に入り、実際、Ｃ−Ｂｕｓを用いたデー
タ転送の比率が下がることになりバスの効率が悪くなる
。
発明の詳細
な説明したように本発明によればバス占有排他制御は下
位装置自身が行ない、該制御のための制御機構を共通バ
スに設ける必要がなく、転送要求発生毎にＣ−ＢＵＳの
ＲＥＱ、ＡＣＫのやりとりも不要で、下位装置は条件が
満たされていることを自身で確認して直ちにＤＭＡに入
ってよい。こうして本発明によれば現状の装置自体を変
更せずに最新のテクノロジーを導入した周辺装置をＣ−
ＢＵＳの効率をあまり下げないで接続可能とし、ソフト
ウェアに対しては同時動作に見せることができ制御が容
易になる等の利点が得られる。
位装置自身が行ない、該制御のための制御機構を共通バ
スに設ける必要がなく、転送要求発生毎にＣ−ＢＵＳの
ＲＥＱ、ＡＣＫのやりとりも不要で、下位装置は条件が
満たされていることを自身で確認して直ちにＤＭＡに入
ってよい。こうして本発明によれば現状の装置自体を変
更せずに最新のテクノロジーを導入した周辺装置をＣ−
ＢＵＳの効率をあまり下げないで接続可能とし、ソフト
ウェアに対しては同時動作に見せることができ制御が容
易になる等の利点が得られる。
第１図及び第２図は従来の伝送制御方式を説明するブロ
ック図、第３図は本発明の実施例を示すブロック図、第
４図〜第６図は動作説明用のタイムチャートである。 図面で、１０は共通バス、１２は中央処理装置、１４．
１６は下位装置、ＴＡは転送許可信号、Ｔは伝送中信号
である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
ック図、第３図は本発明の実施例を示すブロック図、第
４図〜第６図は動作説明用のタイムチャートである。 図面で、１０は共通バス、１２は中央処理装置、１４．
１６は下位装置、ＴＡは転送許可信号、Ｔは伝送中信号
である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 共通バスに中央処理装置および複数の下位装置が接続さ
れ、下位装置がデータ転送する隊は共通バスをインクレ
ースモードで占有するシステムにおけるデータ転送制御
方式において、 優先レベルの高い下位装置Ａは、自己の転送要求がない
とき転送許可信号を発生し、優先レベルの低い下位装置
Ｂは自己の転送要求がありかつ該転送許可信号が出され
ているときダイレクトメモリアクセスを行い、 該下位装置Ａは転送要求が発生したとき転送許可信号を
オフにし、これにより下位装置Ｂは所定時間内にダイレ
クトメモリアクセスを中止し、下位装置Ａは転送許可信
号をオフにしてから一定時間後または下位装置Ｂがダイ
レクトメモリアクセス中発生していた転送生信号をオフ
にした時点でダイレクトメモリアクセスに入ることを特
徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864983A JPS60558A (ja) | 1983-06-17 | 1983-06-17 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864983A JPS60558A (ja) | 1983-06-17 | 1983-06-17 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60558A true JPS60558A (ja) | 1985-01-05 |
Family
ID=14490155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10864983A Pending JPS60558A (ja) | 1983-06-17 | 1983-06-17 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108594U (ja) * | 1985-12-26 | 1987-07-10 | ||
| JPS62114192U (ja) * | 1986-01-11 | 1987-07-20 | ||
| JPS62217769A (ja) * | 1986-03-19 | 1987-09-25 | Canon Inc | メモリ制御回路 |
-
1983
- 1983-06-17 JP JP10864983A patent/JPS60558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108594U (ja) * | 1985-12-26 | 1987-07-10 | ||
| JPS62114192U (ja) * | 1986-01-11 | 1987-07-20 | ||
| JPS62217769A (ja) * | 1986-03-19 | 1987-09-25 | Canon Inc | メモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080046619A1 (en) | Simultaneous Transmissions Between Multiple Master Buses and Multiple Slave Buses | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| EP0275157B1 (en) | Direct memory access controlled system | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| EP0535793A2 (en) | Method for managing data transfers in a computing system having a dual bus structure | |
| JPS60558A (ja) | デ−タ転送制御方式 | |
| JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
| US4437158A (en) | System bus protocol interface circuit | |
| KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
| JPS60110066A (ja) | デ−タ転送制御方式 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| JPS6059464A (ja) | バスリクエスト制御方式 | |
| JPS59163662A (ja) | 記憶装置のアクセス方式 | |
| JPS61172461A (ja) | 通信装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS58200323A (ja) | 入出力処理装置 | |
| JPH01205363A (ja) | 直接メモリアクセス状態判定回路 | |
| JPS61123938A (ja) | 入出力制御装置のリトライ方式 | |
| JPS62181551A (ja) | ゲ−トウエイ装置 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPS59172029A (ja) | 非同期共通バスにおけるｌｏｃｋ制御方式 | |
| JPS6238901A (ja) | プログラマブルコントロ−ラ | |
| JPS6072060A (ja) | 通信制御処理装置 | |
| JPS5969827A (ja) | デ−タ処理装置 |