JPS605616A - 高入力インピ−ダンス演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は演算増幅器に関するもので、特にサンプルホー
ルド回路のホールド用回路に好適な高入力インピーダン
ス演算増幅器に関するものである。

〔発明の背景〕

第１図は従来一般に用いられているサンプルホールド回
路のブロック図を糸す。

第１図において、ボルテージフォロワのバッファアンプ
２は、その非反転入力側をサンプルホールドされる信号
入力端子１に接続し、反転入力側と出力側を短絡すると
共に、該出力側は抵抗３を介してアナログスイッチ４に
接続されている。

このアナログスイッチ４の一方の固定接点αは、高入力
インピーダンスの演算増幅器（以下オペアンプと称す）
７の反転入力側に接続されこの反転入力側とオペアンプ
７の出力側との間にホールド容量６を接続する。該オペ
アンプの出力側と前記アナログスイッチ４の入力側との
間に抵抗５が接続されている。

そして、前記アナログスイッチ４の他方の固定接点す、
および前記オペアンプ７の反転入力側は接地され、該オ
ペアンプの出力側は、サンプルホールド出力端子８に接
続されている。

次に、上記構成のサンプルホールド回路の動作を説明す
る。いま、第１図に示すように、入力端子１旧からの制
御信号でアナログスイッチ４が接点α側に接続されてい
る時、即ちサンプリングモードでは、バッファアンプ２
の出力をｅ、抵抗乙の抵抗値をＲ８，抵抗５の抵抗値を
Ｒ。

ホールド容量乙の容量値をＣ６とし、Ｒ３＝　Ｒ５とす
ると、オペアンプ７の出力は時定数Ｃ０・Ｒ５で−ｅと
なる。

次に入力端子１０１からの制御信号でアナログスイッチ
４が接Ａｈ側に接続されるとホールドモードになり、オ
ペアンプ７の出力は−ｅＫ固定される。

しかし、この時アナログスイッチ４にリークがあったり
、オペアンプ７の入力インピーダンスが充分高くなけれ
ば、ホールド容量６の電荷が抜けてゆき、出力振幅は少
しづつ減少するいわゆるドループ現象を起こす。

筆１図に示すサンプルボールド回路では、常にアナログ
スイッチ４の両端の電圧がほぼＯＶであり、このアナロ
グスイッチ４では、リークは起こりにくい。ここで問題
となるのは、オペアンプ７の入力インピーダンスによる
ホールド容量６のリークである。

第２図は第１図のオペアンプ７として、バイポーラトラ
ンジスタで構成した一般的々オペアンプを用いた回路例
を第２図に示す。なお、同図はホールドモードの場合を
示している。

第２図において、オペアンプの反転入力端子９はトラン
ジスタ１３のペースに接続され、一方その非反転入力端
子１０はトランジスタ１４のペースに接続されている。

８は出力端子、１１は正の電源供給４ｍ子、１２は負の
電源供給端子である。

電圧源１８とトランジスタ１７および抵抗１９は定電流
源回路を構成しており、トランジスタ１５゜１６は初段
差動トランジスタ対ｆ：ｍ成している。

このトランジスタ１５．１６は、入力インピーダンスを
上げるために、それぞれトランジスタ１６゜１４と共同
してダーリントン回路を構成している。

なお、前記以外のトランジスタ２０〜２６および抵抗２
７などで構成される回路部分は、一般的なオペアンプと
して良く知られたものであるので、以下の説明では、そ
の説明は省略する。

いま、上記定電流源回路の電流を１ｍ、４とし、トラン
ジスター３，１４，１５．１６の電流増幅率をそれぞれ
１００とすると、入力端子、９からトランジスタ１３の
ペースに流れ込む電流は ＝−Ｘ１ｍ、（÷１００÷１００　＝　５０　ｎＡとな
る。

この電流は、ホールド容量６にホールドされた電荷によ
り供給されるので、時間と共に、ホールド容量６の両端
の電圧は減少し、ドループ現象を起こすことになる。ホ
ールド電圧５Ｖに対してドループを１６ピツト精度得る
には許容されるドループ量Ｖは であり、ホールド容′量６の容量を１０００ｐ７ｉ’、
ホールド時間Ｔを２０μｓとすると、許容されるり−り
電流りは ＯＶ ｔ＝□＝３８ｎ、Ａ である。

このように、入力端子９から流入する電流を低減する手
段としては、（１）差動トランジスタ対の定電流量を下
げること、°および（２）トランジスタ１３．１４に、
さら圧ダーリントントランジスタを付加することが考え
られる。

しかし、いずれの方法も増幅器の応答速度を劣化させる
ので、高速動作を必要とするサンプルホールドアンプで
は実現不可能である。

そこで、さらに高い入力インピーダンスが要求される場
合は、バイポーラトランジスタのベース電流に比較して
、極端に低いゲート電流ですむＩ’　Ｅ　Ｔで初段を構
成したオペアンプを使用するのが一般的である。

しかし、バイポーラＩＣにおいては、ＦＥＴを同一チッ
プ上に形成することは、可能ではあるがプロセスが複雑
化し、コストアップを招くと共に、高速化プロセスや！
、′Ｌプロ士スに大きな制限を与身ることになる等の欠
点がある。

〔発明の目的〕

本発明は前記の欠点を除去するためになされたものであ
り、その目的は、バイポーラトランジスタで構成可能々
、高速動作に適した高入力インピーダンス演算増幅器を
提供することＫある。

〔発明の概要〕

前記の目的を達成するために、本発明は、オペアンプ入
力端子に流れるベース電流は、閉ループゲインがｏｄＢ
の場合、入力が０のときのベース電流分と、入力電圧の
開ループゲイン分の１のベース電圧変化に相当するベー
ス電流との和であり、開ループゲインが充分大きな場合
はほぼ入力が００ときのベース電流に等しくなることに
着目し、・ぺ〜スミ流と逆極性で、かつ絶対値の等しい
定電流供給回路を設け、これを入力に帰還することによ
って、オペアンプ入力端子に流れるベース電流をキャン
セルするように構成した点に特徴がある、 〔発明の実施例〕 以下に、図面を参照して本発明の詳細な説明する。第３
図は前記第２図と同一部分に同一符号を付した本発明の
一実施例を示す回路図である。

第３図において、定電流供給回路３０は、オペアンプ入
力端子間電圧が０のときに、反転入力端子９から流入す
るベース電流と絶対値が等しく、極性が逆の電流を供給
する。なお、明らかなように、この定電流供給回路３０
以外は、前記第２図と同一の回路構成である。

前記第１図に関して説明したように、ホールドアンプの
閉ループゲインは０ｃＬＢである。また２Ｆ、’　２図
に関して説明したように、オペアンプの入力端子間電圧
が０の場合、初段定電流−帛を１ｍＡ、トランジスタ１
３，１４，１５．１６の電流増幅率を１００とすると、
入力端子９から流入するベース電流は５０　ｎＡとなる
。

第１図のサンプルホールド回路において、バッファアン
プ２の出力がｅＶのときに、オペアンプ７　ｆ：４７’
Ｊ成するトランジスタのベース電流変化°ｉｉ’、　ｆ
：計算する。

ｅ　＝　ｉ　Ｖ Ｒ，＝Ｒ，＝１にΩ と仮定し、オペアンプ７の開ループゲインを８ａｄＢ　
とすると、出力端子８の電圧は一１Ｖとなる。開ループ
ゲインが８０　ｄＢなのでオペアングーの反転入力端子
電圧は＋１００μＶとなる。

それ故に、 ΔＶＢＥ　＝　１００μＶ　とすると、Ｉ＋ΔＩ −＝　１．００４　となり、 初段差動定電流量を１ｍＡとすると、Ｉ＝ｏ、５ｍＡと
々す、ΔＩ＝２μＡとなる。また、初段トランジスタの
電流増幅率は１００×１００ナノテ、２μＡ ベース電流変化ｆ＃ば、　＝ｏ２ｎＡとな１００　Ｘ　
１００ る。

この値はオペアンプ入力端子間電圧がＯｒのときのベー
ス電流５０　ｎＡにくらべて充分小さいので、オペアン
プの入力端子から流入するヘ−スミ流は常時５０　ｎＡ
と近似することができる。

そこで、前記第３図に示す本発明実施例の定電流供給回
路３ｏにより、上記の５０ｎ’Ａをオペアンプ入力に供
給すれば、オペアンプに流入するペース電流は０に近似
できるーすなわち、事実土の入力インピーダンスを大幅
に高くすることが可能である。

第３図において、　ＩＣ内で、トランジスタ１７と３７
、抵抗１９と３９とを、それぞれ同一サイズとしてペア
性をとることにより、トランジスタ１７の出力とトラン
ジスタ６７の出力の定電流量を等しくすることができる
。

また、トランジスタ１５．１６と同３５，３５，１３，
１４と同３３．３４とのペア性をとることにより、トラ
ンジスタ１３．１４のベース電流とトランジスタ３３３
４のベース電流を等しくすることができる。そして、上
記トランジスタ３３．３４のベース電流をそれぞれトラ
ンジスタ３１．３２で供給すれば、ＰＩＶＰ　）ランジ
スタ４１．４２で構成されたダイオードにはそれぞれト
ランジスタ３３，５４のベース電流と等しい電流が流れ
る。

このため、ＰＮＰ　）ランジスタ４１とペア性をとった
ＰＮＰ　）ランジスタ４０と、　ＰＮＰ　）ランジメタ
４２トヘア性ヲとったＰＮＰ　）ランジスタ４３のコレ
クタからそれぞれトランジスタ３３．３４のベース電流
と等しい電流が吐き出される。

そこで、上記ＰＮＩ’　）ランジスタ４０のコレクタを
トランジスタ１３０ベースに接続することにより、反転
入力端子９から流入するベース電流をキャンセルするこ
とができる。これにより、ホールド容量６の電荷の流出
がなくなり、ドループ現象を々くすことができる。

また、抵抗４７は原理上０であるが、布線抵抗等により
インピーダンスが生じればオフセット電圧となるため、
トランジスタ４３の出力をトランジスタ１４のペースに
入力する働らきをしている。トランジスタ４４．抵抗４
５．電圧源４６はトランジスタ３１．３２のバイアス回
路を構成している。

一方、トランジスタ１５．１６の電流量は、ベース電流
のキャンセルの有無に関係なく一定なので、動作速度が
遅くなることはない。

第３図に示した実施例回路は原理上、入力信号によるベ
ース電流の差までベース電流を低減できるが、実際には
素子のバラツキにより、べて、この実施例回路によって
入力インピーダンスｆ　１　ｏｏ　倍高くすることがで
きる。

〔発明の効果〕

、以上の説明から明ら〃・なように、本発明によれば、
オペアンプの入力端子に流れるベース電流と逆極性で絶
対値の等しい電流を、入力に帰還して該ベース電流をキ
ャンセルするようにしたから、バイポーラトランジスタ
で構成されたオペアンプの入力ペース電流を、動作速度
を損−ラＩＣでドループ現象の少いサンプルボールド回
路を実現することができ、速度の速いアナログ・ディジ
タルおよびディジタル・アナログ変換ＩＣにもサンプル
ボールド回路を内蔵できる効果がある。

【図面の簡単な説明】

第１図は従来の一般的サンプルホールド回路のブロック
図、第２図は従来のオペアンプをボールドアンプに使用
した回路図、第６図は本発明の一実施例を示す回路図で
ある。 ６・・・・・・・・・・・ホールド容量７・・・・・・
・・・・・・オペアンプ３０・・・・・・・・・定電流
供給回路絶引 ９ 第２図

Claims (1)

1. 【特許請求の範囲】 １一方のトランジスタのベースを反転入力端子に接続し
   、他方のトランジスタのベースを非反転入力端子に接続
   したトランジスタ対と前記差動トランジスタ対のエミッ
   タに接続した定電流源回路と、前記反転入力端子と出力
   端子間に接続したホールド容量とを有する演算増幅器に
   おいて、前記反転入力端子に接続されたトランジスタの
   該ベースに流れるベース電流と逆極性で、かつ等価な電
   流を発生する定電流供給回路を設け、この定電流供給回
   路の出力側を前記反転入力端子に接続したことを特徴と
   する高入力インピーダンス演算増幅器。 ２　入力端子妊流れるベース電流と逆極性で、かつ等価
   な電流を発生をする定電流供給回路は、演算増幅器の初
   段の差動トランジスタ対と同等の第２の差動トランジス
   タ対と、前記第２の差動トランジスタ対のベース電流を
   供給するドライバトランジスタと、前記ドライバトラン
   ジスタのコレクタに接続し、該ドライバトランジスタと
   反対導電型のダイオードと、前記ダイオードのカソード
   に接続し、該ダイオードと同一導電型でコレクタ端子を
   定電流出力端子とした電流出力用のトランジスタとによ
   り構成したことを特徴とする特許許請求の範囲第１項記
   載の高入力インピーダンス演算増幅器。