JPS581309A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS581309A JPS581309A JP7694082A JP7694082A JPS581309A JP S581309 A JPS581309 A JP S581309A JP 7694082 A JP7694082 A JP 7694082A JP 7694082 A JP7694082 A JP 7694082A JP S581309 A JPS581309 A JP S581309A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本斃−は利得制御回路に関しｓ’ｆ＃に二重平衡回路を
用いた利得制御回路に−する。
用いた利得制御回路に−する。
従来、二重平衡回路を用いえ利得制御回路は安定な動作
が得られることから広く用いられていゐが、 Ｆ−ｏＩ
ｉ路を集積回路化した場合、平衡回路を構成するトラン
ジスタ対に特性Ｏバラツキが生じ為事は避けが九く％仁
の結果、このバラツキにもとづくオフセット電圧によ勤
■路の不平衡あるｉは非直線性など望ましくない結果を
もたらす。
が得られることから広く用いられていゐが、 Ｆ−ｏＩ
ｉ路を集積回路化した場合、平衡回路を構成するトラン
ジスタ対に特性Ｏバラツキが生じ為事は避けが九く％仁
の結果、このバラツキにもとづくオフセット電圧によ勤
■路の不平衡あるｉは非直線性など望ましくない結果を
もたらす。
装置−の目的は、高い平衡度を有する二重平衡′ 闘゛
路を用−た利得制御回路を提供すること（あゐ。
路を用−た利得制御回路を提供すること（あゐ。
装置＠によれ＃ｉ、入力信４＃がベースへ供給され！ｌ
１ｌＯ工建ツタ接地腫トランジスタと、バイアス電圧が
ベースへ供給される第３のエミッタ接地源トランジスタ
と、第１の工々ツタ談地躍トランジスタＯコレクタ出力
がエイツタへ供給される第３のトランジスタと、利得制
御電圧がベースへ供給され石と共に第３０）ランジスタ
ヘ差動接続され九第番のトランジスタと、＊記利得制御
電圧がベースへ供給されると共にコレクタが嬉３のトラ
ンジスタの；レクタへ接続され九第６のトランジスタと
、第３のエミッタ接地層トランジスタのコレクタヘエン
ツタが接続されると共Ｓδのトランジスタへ差動接続さ
れかつコレクタがｆＩＩｉ番のトランジスタのコレクタ
へ接続された第６０）ランジスタと、第３のトランジス
タのコレクタヘエンツタが接続され為と共にベースへ直
流的に一定なバイアス電圧が供給されえ第７のトランジ
スタと。
１ｌＯ工建ツタ接地腫トランジスタと、バイアス電圧が
ベースへ供給される第３のエミッタ接地源トランジスタ
と、第１の工々ツタ談地躍トランジスタＯコレクタ出力
がエイツタへ供給される第３のトランジスタと、利得制
御電圧がベースへ供給され石と共に第３０）ランジスタ
ヘ差動接続され九第番のトランジスタと、＊記利得制御
電圧がベースへ供給されると共にコレクタが嬉３のトラ
ンジスタの；レクタへ接続され九第６のトランジスタと
、第３のエミッタ接地層トランジスタのコレクタヘエン
ツタが接続されると共Ｓδのトランジスタへ差動接続さ
れかつコレクタがｆＩＩｉ番のトランジスタのコレクタ
へ接続された第６０）ランジスタと、第３のトランジス
タのコレクタヘエンツタが接続され為と共にベースへ直
流的に一定なバイアス電圧が供給されえ第７のトランジ
スタと。
前記第６のトランジスタのコレクタヘエンツタが接続さ
れると共にベースが前記第１のトランジスタのベースへ
接続された第８のトランジスタと。
れると共にベースが前記第１のトランジスタのベースへ
接続された第８のトランジスタと。
鎗記謳フおよび１１Ｂのトランジスタの少なくとも一方
から出力を散り出す手段とを有することｔ−特徴とする
利得制御回路を得る。
から出力を散り出す手段とを有することｔ−特徴とする
利得制御回路を得る。
零発−による利得制御回路では、ベースへ直流的に一定
なバイアス電圧が供給され九第〒第８のトランジスタＯ
工々ツタへ第Ｓおよび第６のトランジスタならびに＠４
および第６のトランジスタ８０コレクタがそれぞれ接続
されているから、第５ＰＪＭＫ６のトランジスタのコレ
クタ電圧はほぼ等しくなる。したがうて、対１１する第
５．第４０トランジスタならびＥｇｇｓ、＠ｅのトラン
ジスタに特性のバラツキが生じても１回路の不平街中非
直線性といつた動作特性の劣化を抑えることがで曹る。
なバイアス電圧が供給され九第〒第８のトランジスタＯ
工々ツタへ第Ｓおよび第６のトランジスタならびに＠４
および第６のトランジスタ８０コレクタがそれぞれ接続
されているから、第５ＰＪＭＫ６のトランジスタのコレ
クタ電圧はほぼ等しくなる。したがうて、対１１する第
５．第４０トランジスタならびＥｇｇｓ、＠ｅのトラン
ジスタに特性のバラツキが生じても１回路の不平街中非
直線性といつた動作特性の劣化を抑えることがで曹る。
以下、間両を参照して本発明の詳細な説明すゐ。
第Ａｌｌは装置−の一実施例を示す回路図であ〉。
入力信号ｇｉｌｌの信号をカップリングコンデンサ１寓
を介してエイツＩが抵抗１１８によ〉接地された工々ツ
タ蓋地腫トランジスタ１０ベースへ供給される。トラン
ジスタ１０ベースへバイアス電源１５からバイアス電圧
ＩＪＩＸ１１に抗１ｓを介して供給され、このバイアス
電圧はさらに抵抗１４を介して工ζツタが抵抗２４によ
勤接地された工建ツタ接地瀝トランジスタ８０ベースへ
供給されている。
を介してエイツＩが抵抗１１８によ〉接地された工々ツ
タ蓋地腫トランジスタ１０ベースへ供給される。トラン
ジスタ１０ベースへバイアス電源１５からバイアス電圧
ＩＪＩＸ１１に抗１ｓを介して供給され、このバイアス
電圧はさらに抵抗１４を介して工ζツタが抵抗２４によ
勤接地された工建ツタ接地瀝トランジスタ８０ベースへ
供給されている。
／（（７Ｊ電＠−１５は交流的インピーダンスが零であ
るので、入力信号によるトランジスタ３への影響は無視
し得ゐ、トランジスタｌのコレクタにはトランジスタ３
，４０工電ツタが供通に接続されトランジスタ３．４紘
差動増幅Ｓを構・威する。ト・ ランジスタ３のコレク
タに社トランジスタ６．６０工電ツタが共通に接続され
、トランジスタ５゜・６＃ｉ葺動増幅器を構成する。ト
ランジスタ４．Ｉｓノヘースハ共通接続され、トランジ
スタｓ、６０ベースは共通接続されてお〉、バイア、Ｘ
電１１１６からバイアスが与えられていゐ、各ベース接
続点間に利得制御電圧８５が供給されている。トランジ
スタ３１１のコレクタ、トランジスタ番、６のコレクタ
はそれぞれ共通接続されている。トランジスタ８のコレ
クタはさらにトランジスタフのエイツタＫｍ絖され、ト
ランジスタ６のコレクタは□さらにトランジスタ８のエ
ンツタに接続されている。ト、ツンジスタフ、８０ベー
スは共通接続され。
るので、入力信号によるトランジスタ３への影響は無視
し得ゐ、トランジスタｌのコレクタにはトランジスタ３
，４０工電ツタが供通に接続されトランジスタ３．４紘
差動増幅Ｓを構・威する。ト・ ランジスタ３のコレク
タに社トランジスタ６．６０工電ツタが共通に接続され
、トランジスタ５゜・６＃ｉ葺動増幅器を構成する。ト
ランジスタ４．Ｉｓノヘースハ共通接続され、トランジ
スタｓ、６０ベースは共通接続されてお〉、バイア、Ｘ
電１１１６からバイアスが与えられていゐ、各ベース接
続点間に利得制御電圧８５が供給されている。トランジ
スタ３１１のコレクタ、トランジスタ番、６のコレクタ
はそれぞれ共通接続されている。トランジスタ８のコレ
クタはさらにトランジスタフのエイツタＫｍ絖され、ト
ランジスタ６のコレクタは□さらにトランジスタ８のエ
ンツタに接続されている。ト、ツンジスタフ、８０ベー
スは共通接続され。
さらにトランジスタ８のコレクタに接続される。
トランジスタフのコレクタは電源５６）接続されてお勤
、トランジスタ８０コレクタは抵抗Ｓ苧を介して電１１
３５へ接続されると共に出力端子２２へ接続されている
。
、トランジスタ８０コレクタは抵抗Ｓ苧を介して電１１
３５へ接続されると共に出力端子２２へ接続されている
。
信号源１１からの入力信号はトランジスｐ１で増幅され
てトランジスタｓ、４０工ζツタへ供給されゐ、トラン
、ジメタ３１番は利得制御電圧２６によりそれらに流れ
得る電流が制御されているので、ト２・ランジスタｌＯ
出力信号は、それに応じてトランジスタ３．４へ、分配
され、トランジスタ１を介する信号はトランジスタ８を
介して出力端子２カから得られる。よって、＊得制御電
圧２６によりても利得の制御が行表われる。
てトランジスタｓ、４０工ζツタへ供給されゐ、トラン
、ジメタ３１番は利得制御電圧２６によりそれらに流れ
得る電流が制御されているので、ト２・ランジスタｌＯ
出力信号は、それに応じてトランジスタ３．４へ、分配
され、トランジスタ１を介する信号はトランジスタ８を
介して出力端子２カから得られる。よって、＊得制御電
圧２６によりても利得の制御が行表われる。
トランジス？ｊｌ、δおよび６は利得制御動作には直接
寄与しない−ＩＩＸ、これらのトランジスタは。
寄与しない−ＩＩＸ、これらのトランジスタは。
無信号時における直流電圧を安定化するために設けられ
ている。すなわち、トランジスタ３．５の；レクタ、ト
ランジスタ番、６のコレクタが共通接続され、”’）ｊ
ンジスタ４，６０ペース、トランジスタ３．６のベース
が共通接続されているので。
ている。すなわち、トランジスタ３．５の；レクタ、ト
ランジスタ番、６のコレクタが共通接続され、”’）ｊ
ンジスタ４，６０ペース、トランジスタ３．６のベース
が共通接続されているので。
トランジスタ番、５に流れる電流が増大するとトランジ
スタ５ｅａＫｌｌれる電流が小さくなシ、この結果トラ
ンジスタ３，６のコレクタ電圧は安定化される。
スタ５ｅａＫｌｌれる電流が小さくなシ、この結果トラ
ンジスタ３，６のコレクタ電圧は安定化される。
しかしながら１．かかる回路を集積回路化しぇ場合、ト
ランジスタ対３，４およびトランジスタ対δ、ｓＫ特性
のパック中が生じる事になる。このバラツキによ勤各ト
ランジスタのコレクタ・エミッタ閾電圧Ｖａｎ が異ｔ
ｂ、これに依存するベース・工々ツタ間電圧Ｖ勝ｍが異
なってオフセット電圧が生じる。この結果、回路の不平
衡状態が生じ出力の直流゛電圧安定化が劣化する。
ランジスタ対３，４およびトランジスタ対δ、ｓＫ特性
のパック中が生じる事になる。このバラツキによ勤各ト
ランジスタのコレクタ・エミッタ閾電圧Ｖａｎ が異ｔ
ｂ、これに依存するベース・工々ツタ間電圧Ｖ勝ｍが異
なってオフセット電圧が生じる。この結果、回路の不平
衡状態が生じ出力の直流゛電圧安定化が劣化する。
このような欠点を鍔決するために、本実施例では、トラ
ンジスタＢ、６のコレクタにトランジスタ１．８のエイ
ツタｔ！１絖し、かつトランジスタフ、８０ベースを共
通に接続すると共にさらに出力端子ｊ１禽−ｔｓ４出さ
れているトランジスタ８のコレクタへ接続している。す
なわち、負荷抵抗ａａに得られる直流的には一定の電圧
がトランジスタ１Ｂのベースへ供給されており、トラン
ジスタフ。
ンジスタＢ、６のコレクタにトランジスタ１．８のエイ
ツタｔ！１絖し、かつトランジスタフ、８０ベースを共
通に接続すると共にさらに出力端子ｊ１禽−ｔｓ４出さ
れているトランジスタ８のコレクタへ接続している。す
なわち、負荷抵抗ａａに得られる直流的には一定の電圧
がトランジスタ１Ｂのベースへ供給されており、トラン
ジスタフ。
８０ベース・、エミッタ関電圧ＶＢ璽も一定であるので
、トランジスタ３乃１１ｉ６のコレクタ電圧は等しくな
る。この結果、トランジスタＳ乃至６のコレクＩ・工々
ツタ間電圧７０ｍはトランジスタ８０ベース電圧からバ
イアス電源１６０電圧を引いえ電圧となってすべて等し
くな）、オフセット電圧４小さくなうて高い平衡度が実
現される。
、トランジスタ３乃１１ｉ６のコレクタ電圧は等しくな
る。この結果、トランジスタＳ乃至６のコレクＩ・工々
ツタ間電圧７０ｍはトランジスタ８０ベース電圧からバ
イアス電源１６０電圧を引いえ電圧となってすべて等し
くな）、オフセット電圧４小さくなうて高い平衡度が実
現される。
尚、トランジスタへのコレクタ側からも出力が得られる
ように負荷抵抗および出力端子を設けることがで自、こ
の出力を利用して遍砥・ｍ＊得制御を他の回路に施すこ
とができる。
ように負荷抵抗および出力端子を設けることがで自、こ
の出力を利用して遍砥・ｍ＊得制御を他の回路に施すこ
とができる。
以上Ｏように装置１１によれば、高い平衡度を有す為利
得制御回路が提供される。
得制御回路が提供される。
ａｇｌｍの簡単１討明
第人図は本発明の一実施例を示す回路図である。
Claims (1)
- 【特許請求の範囲】 入力信号がベースへ供給されるＩＩｌの工？ツタ接地濡
トランジスタと、バイアス電圧がベースへ供給される第
１のエミッタ書地蓋トッンジスタと。 前記ｌ１ｌＯ工電ツタ接地蓋トランジスター′０コレク
タ出力が工電ツタへ供給され、＆ｌＩｒ５のトランジス
タと ＊得制御電圧がベースへ供給されると共に前記第
３のトランジスタへ差動接続された＄１１４０） ？
７Ｊ、Ａ夕と、前記利得制御電圧がベースへ供給される
と共にコレクタが前記ｌｌ５Ｏ）ランジスタのコレクタ
へ接続され九縞６のトランジスタと。 ｍｆｆ１ｌｌａｅエセダタ接地蓋トランジスタのコレク
タヘエζツタが接続され為と共に前記第６のトランジス
タへ差動接続されかりコレクタが前記第４のトランジス
タ０：２レクタヘ接続され九ＩＩ６のトランジスタと、
前記１１１８０）ランジスタのコレクタヘエ電ツタが接
続１れると共にベースへ直流的に一定なバイアス電圧が
供給された第マのトランジスタと、前記＄１６０）ラン
ジスタＯ：ＩレクＩヘエ電ツタが接続されると共にベー
スが前記第〒のトランジスタのベースへ接続され九１１
８のトランジスタと、前記第１および＠ｅのトランジス
１０少なくと４一方のコレクタから出力を取勤出す手段
とを有することを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7694082A JPS581309A (ja) | 1982-05-07 | 1982-05-07 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7694082A JPS581309A (ja) | 1982-05-07 | 1982-05-07 | 利得制御回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50009701A Division JPS5920201B2 (ja) | 1975-01-24 | 1975-01-24 | 高平衡回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581309A true JPS581309A (ja) | 1983-01-06 |
| JPS619764B2 JPS619764B2 (ja) | 1986-03-26 |
Family
ID=13619735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7694082A Granted JPS581309A (ja) | 1982-05-07 | 1982-05-07 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394353U (ja) * | 1986-12-10 | 1988-06-17 |
-
1982
- 1982-05-07 JP JP7694082A patent/JPS581309A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394353U (ja) * | 1986-12-10 | 1988-06-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS619764B2 (ja) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03172005A (ja) | 非直線キャパシタ誘導形高調波ひずみを相殺するための回路技術 | |
| US4216431A (en) | Integrated circuit for frequency conversion | |
| EP0142081A2 (en) | Signal processing circuit | |
| US4517525A (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| US3195064A (en) | Transistor power amplifier employing complementary symmetry and negative feedback | |
| US4030044A (en) | Monolithic amplifier having a balanced, double-to-single ended converter | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| US4250411A (en) | Dynamic resistor current leakage compensation arrangement | |
| US3825849A (en) | Small signal amplifier | |
| US3660774A (en) | Single stage differential amplifier | |
| JPH0362042B2 (ja) | ||
| JPH0220164B2 (ja) | ||
| JPH0151209B2 (ja) | ||
| JPH0413858Y2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| SU815866A1 (ru) | Усилитель | |
| JPH02100407A (ja) | 利得制御増幅器 | |
| Hurtig | Constant-resistance AGC attenuator for transistor amplifiers | |
| JPH04348605A (ja) | 増幅及び検波回路 | |
| JPH0633720Y2 (ja) | 信号伝送線路装置 | |
| JPH0363847B2 (ja) | ||
| JPS627510B2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 |