JPS6059598A - Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置 - Google Patents
Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置Info
- Publication number
- JPS6059598A JPS6059598A JP58167557A JP16755783A JPS6059598A JP S6059598 A JPS6059598 A JP S6059598A JP 58167557 A JP58167557 A JP 58167557A JP 16755783 A JP16755783 A JP 16755783A JP S6059598 A JPS6059598 A JP S6059598A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processor unit
- input
- main device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 abstract 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 abstract 2
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052571 earthenware Inorganic materials 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、記憶手段として電気的に消去・書込−１−、
− みおよび読出しが可能な不揮発性メモリであるＥＥＰＲ
ＯＭを用いたシステムにおいて、ＥＥＰＲＯＭへのデー
タ書込みおよび読出しを外部的に制御する書込みおよび
読出し装置に関するものである。
− みおよび読出しが可能な不揮発性メモリであるＥＥＰＲ
ＯＭを用いたシステムにおいて、ＥＥＰＲＯＭへのデー
タ書込みおよび読出しを外部的に制御する書込みおよび
読出し装置に関するものである。
ＥＥＦＲＯＭは、電気的に消去・書込みおよび読出しが
自由に行なえると同時に不揮発性であることから、例え
ば一定の走行距離ごとに発生するノくルスを計数する計
数部として用いて従来困難とされたオドメータの電子化
を可能にしたり、あるいは基本ルーチン（仕様）は同じ
で計算式や定数を種々変更したバリエーション製品を作
るような場合にサブルーチンプログラムや各種バリエー
ション定数などを収納してシステムの汎用性を飛躍的に
拡大したりすることが可能となる。
自由に行なえると同時に不揮発性であることから、例え
ば一定の走行距離ごとに発生するノくルスを計数する計
数部として用いて従来困難とされたオドメータの電子化
を可能にしたり、あるいは基本ルーチン（仕様）は同じ
で計算式や定数を種々変更したバリエーション製品を作
るような場合にサブルーチンプログラムや各種バリエー
ション定数などを収納してシステムの汎用性を飛躍的に
拡大したりすることが可能となる。
ところで、ＥＥＦＲＯＭをこのようなシステムに用いる
場合、オドメータ等、個々の主装置に組込む前に行なう
例えば上述したような計数部としてのデータエリアの初
期値設定や、サブルーチンプログラムの書込み、ガらび
に収納データの読出しｊリ −２− の方法が問題と々る。
場合、オドメータ等、個々の主装置に組込む前に行なう
例えば上述したような計数部としてのデータエリアの初
期値設定や、サブルーチンプログラムの書込み、ガらび
に収納データの読出しｊリ −２− の方法が問題と々る。
このような目的のために従来一般に考えられる方法とし
ては、第１図に示すように主装置１０Ｇを構成するプロ
セッサユニッ）１０に外部接続端子を設け、上記書込み
および読出しを行なうプロセッサユニット２０を備えた
外部装置２００を接続して外部制御可能とする方法があ
る。図において、１１はプロセッサユニッ）１０の実行
プログラムを収納するＲＯＭ、１２は演算データを収納
するＲＡＭ、 １３はＥＥＦＲＯＭである。土製［１０
Ｇは例えば電子オドメータであシ、１４は一定の走行距
離ごとに発生するパルスを送出するセンサ、１５はイン
ターフェース回路、１６は積算走行距離を表示する表示
器を備えた表示回路である。またＤｌはプロセッサユニ
ツ）１０とＥＥＰＲＯＭｌ ３との間でやりと９される
データ信号、Ａ１はＥＥＦＲＯＭｌ３の特定エリアを指
定するアドレス信号、ｃｌは書込み、読出し等を指示す
る制御信号である。
ては、第１図に示すように主装置１０Ｇを構成するプロ
セッサユニッ）１０に外部接続端子を設け、上記書込み
および読出しを行なうプロセッサユニット２０を備えた
外部装置２００を接続して外部制御可能とする方法があ
る。図において、１１はプロセッサユニッ）１０の実行
プログラムを収納するＲＯＭ、１２は演算データを収納
するＲＡＭ、 １３はＥＥＦＲＯＭである。土製［１０
Ｇは例えば電子オドメータであシ、１４は一定の走行距
離ごとに発生するパルスを送出するセンサ、１５はイン
ターフェース回路、１６は積算走行距離を表示する表示
器を備えた表示回路である。またＤｌはプロセッサユニ
ツ）１０とＥＥＰＲＯＭｌ ３との間でやりと９される
データ信号、Ａ１はＥＥＦＲＯＭｌ３の特定エリアを指
定するアドレス信号、ｃｌは書込み、読出し等を指示す
る制御信号である。
一方、外部装置２００は、プロセッサユニット２゜の他
にキーボード２１．プリンタ２２．モニタ表示回路２３
および切換えスイッチｓｗ１を備え、例えば土製［１０
Ｇの所定の接続部に対応するこの外部装＠ ２００の接
続部を接続する行為により、上記切換えスイッチＳＷ、
が投入され、これによってＥＥＦＲＯＭｌ ３の支配権
がプロセッサユニット２０に移行してキーボード２１の
操作による書込みおよび収納データのプリンタ２２．モ
ニタ表示回路２３への出力が可能となる。
にキーボード２１．プリンタ２２．モニタ表示回路２３
および切換えスイッチｓｗ１を備え、例えば土製［１０
Ｇの所定の接続部に対応するこの外部装＠ ２００の接
続部を接続する行為により、上記切換えスイッチＳＷ、
が投入され、これによってＥＥＦＲＯＭｌ ３の支配権
がプロセッサユニット２０に移行してキーボード２１の
操作による書込みおよび収納データのプリンタ２２．モ
ニタ表示回路２３への出力が可能となる。
しかしながら、上記構成ではコネクタ接続のみで外部制
御への切換えが行々われ、機構・構造が簡単である利点
はあるものの、特にプロセッサユニット１０として４ビ
ツト１チツプマイクロコンピユータなどを用いる場合に
は、データバスがないために外部装［２００との接続の
ために独立した入出力信号線が必要となる。
御への切換えが行々われ、機構・構造が簡単である利点
はあるものの、特にプロセッサユニット１０として４ビ
ツト１チツプマイクロコンピユータなどを用いる場合に
は、データバスがないために外部装［２００との接続の
ために独立した入出力信号線が必要となる。
本発明はこのような事情に錨みて々されたもので、その
目的は、主装置側におけるセンサ入力。
目的は、主装置側におけるセンサ入力。
表示出力等の入出力信号線を外部装置との接続用に共用
して入出力信号線数を減少させたＥＥＰＲＯＭへのデー
タ書込みおよび読出し装置を提供することにある。
して入出力信号線数を減少させたＥＥＰＲＯＭへのデー
タ書込みおよび読出し装置を提供することにある。
このような目的を達成するために、本発明は、外部装置
の主装置への接続によって、主装置側のプロセッサユニ
ットの同一人出力端子に接続される入出力信号線を、主
装置を構成する各種入出力装置から外部装置側のプロセ
ッサユニットへ切換え接続する切換え回路を設けたもの
である。以下、実施例を用いて本発明の詳細な説明する
。
の主装置への接続によって、主装置側のプロセッサユニ
ットの同一人出力端子に接続される入出力信号線を、主
装置を構成する各種入出力装置から外部装置側のプロセ
ッサユニットへ切換え接続する切換え回路を設けたもの
である。以下、実施例を用いて本発明の詳細な説明する
。
第２図は本発明を、電子オドメータを主装置とするシス
テムに適用した場合の一実施例を示す構成図である。図
において、主装置＃１００およびそれを構成する第１の
プロセッサユニット１０ 、 ＲＯＭ１１ 、 ＲＡＭ
１２ 、 ＥＥＰＲＯＭｌ ３ 、センサ１４゜インタ
ーフェース回路１５１表示回路１６々らびに外部装置２
００およびそれを構成する第２のプロセッサユニット２
０．キーボード２１．プリンタ２２、モニタ表示回路２
３は基本的に第１図のものと同様である。データＤＩ
、アドレス信号Ａ１゜制御信号Ｃ１についても同様であ
る。また切換えスイッチＳＷ、も、外部装置２００を主
装置１００の所定接続部に接続する行為によって投入さ
れる。これに対し、本実施例ではさらに、主装置１００
側に、第１の入力端子がセンサ１４に接続され第２の入
力端子がスイッチ８Ｗ、の投入によってコネクタ接続部
を介して接地端子に接続されるアンド回路ＡＮＤ、、同
じく第２の入力端子がスイッチＢＶ＆’＋の投入によっ
て接地端子に接続されるとともに第１の入力端子が第１
のプロセッサユニットノ出力端子に接続されたアンド回
路ＡＮＤ、および出力端子が第１のプロセッサユニット
の入力端子に接続されたオア回路ＯＲ，を備える。同時
に、外部装置２００側にも、第１の入力端子が第２のプ
ロセッサユニット２０の出力端子に接続されるとともに
第２の入力端子がスイッチＳＷ１の投入によシインバー
タＩＮ、を介して接地端子に接続されるアンド回路ＡＮ
Ｄ、および同じく第２の入力端子がスイッチＳＷ１の投
入によシインバータＩＮＩを介して接地端子に接続され
るとともに第１の入力端子が第１のプロセッサユニット
１０の上記出力端子にコネクタ接続部を介して接続され
たアンド回路ＡＮＤ ４を備えている。そして、上記オ
ア回路ＯＲ，はアンド回路ＡＮＤ、の出力を第１の入力
とするとともにコネクタ接続部を介してアンド回路ＡＮ
Ｄ ｓの出力を第２の入力とし、またアンド回路ＡＮＤ
、の出力端子は表示回路１６に、アンド回路ＡＮＤ４の
出力端子は第２のプロセッサユニット２００Å力端子に
それぞれ接続される。
テムに適用した場合の一実施例を示す構成図である。図
において、主装置＃１００およびそれを構成する第１の
プロセッサユニット１０ 、 ＲＯＭ１１ 、 ＲＡＭ
１２ 、 ＥＥＰＲＯＭｌ ３ 、センサ１４゜インタ
ーフェース回路１５１表示回路１６々らびに外部装置２
００およびそれを構成する第２のプロセッサユニット２
０．キーボード２１．プリンタ２２、モニタ表示回路２
３は基本的に第１図のものと同様である。データＤＩ
、アドレス信号Ａ１゜制御信号Ｃ１についても同様であ
る。また切換えスイッチＳＷ、も、外部装置２００を主
装置１００の所定接続部に接続する行為によって投入さ
れる。これに対し、本実施例ではさらに、主装置１００
側に、第１の入力端子がセンサ１４に接続され第２の入
力端子がスイッチ８Ｗ、の投入によってコネクタ接続部
を介して接地端子に接続されるアンド回路ＡＮＤ、、同
じく第２の入力端子がスイッチＢＶ＆’＋の投入によっ
て接地端子に接続されるとともに第１の入力端子が第１
のプロセッサユニットノ出力端子に接続されたアンド回
路ＡＮＤ、および出力端子が第１のプロセッサユニット
の入力端子に接続されたオア回路ＯＲ，を備える。同時
に、外部装置２００側にも、第１の入力端子が第２のプ
ロセッサユニット２０の出力端子に接続されるとともに
第２の入力端子がスイッチＳＷ１の投入によシインバー
タＩＮ、を介して接地端子に接続されるアンド回路ＡＮ
Ｄ、および同じく第２の入力端子がスイッチＳＷ１の投
入によシインバータＩＮＩを介して接地端子に接続され
るとともに第１の入力端子が第１のプロセッサユニット
１０の上記出力端子にコネクタ接続部を介して接続され
たアンド回路ＡＮＤ ４を備えている。そして、上記オ
ア回路ＯＲ，はアンド回路ＡＮＤ、の出力を第１の入力
とするとともにコネクタ接続部を介してアンド回路ＡＮ
Ｄ ｓの出力を第２の入力とし、またアンド回路ＡＮＤ
、の出力端子は表示回路１６に、アンド回路ＡＮＤ４の
出力端子は第２のプロセッサユニット２００Å力端子に
それぞれ接続される。
したがって、上記構成において、主装置１００に外部装
置２００が接続されず、スイッチＳＷｔが開放状態にあ
るときは、アンド回路ＡＮＤ１およびＡＮＤ １の第２
の入力はいずれも１″となる一方、アンド回路ＡＮＤ、
およびＡＮＤ４の第２の入力は０”となシ、上製＠１０
０は、独立したシステムとしてセンサ１４からのパルス
入力を計数し、積算値を表示回路１６の表示器に表示す
る。を子オドメータとして通常の動作を行なう。
置２００が接続されず、スイッチＳＷｔが開放状態にあ
るときは、アンド回路ＡＮＤ１およびＡＮＤ １の第２
の入力はいずれも１″となる一方、アンド回路ＡＮＤ、
およびＡＮＤ４の第２の入力は０”となシ、上製＠１０
０は、独立したシステムとしてセンサ１４からのパルス
入力を計数し、積算値を表示回路１６の表示器に表示す
る。を子オドメータとして通常の動作を行なう。
これに対し、図示のように外部装置２００が接続されて
スイッチ歴！が投入されｆＣ場合には、アンド回路ＡＮ
Ｄ１およびＡＮＤ、の第２の入力が′Ｏｎとなるために
センサ１４から第１のプロセッサユニット１０への入力
および第１のプロセッサユニット１０から表示回路１６
への出力ともにカットされ、代すに第１のプロセッサユ
ニット１０および第２のプロセッサユニット２００Å出
力端子がコネクタ接続部を介して相互に接続され、第１
のプロセッサユニット１０を介して第２のプロセッサユ
ニットが、ＥＥＰＲＯＭｌ ３に対するデータの書込み
および読出しを行なうことが可能となる。
スイッチ歴！が投入されｆＣ場合には、アンド回路ＡＮ
Ｄ１およびＡＮＤ、の第２の入力が′Ｏｎとなるために
センサ１４から第１のプロセッサユニット１０への入力
および第１のプロセッサユニット１０から表示回路１６
への出力ともにカットされ、代すに第１のプロセッサユ
ニット１０および第２のプロセッサユニット２００Å出
力端子がコネクタ接続部を介して相互に接続され、第１
のプロセッサユニット１０を介して第２のプロセッサユ
ニットが、ＥＥＰＲＯＭｌ ３に対するデータの書込み
および読出しを行なうことが可能となる。
以上はゲート回路によって切換え回路を構成した例でお
るが、トライステートバスドライバを用いた例を第３図
に示す。図においてスイッチＳＷ１は第２図と同様の切
換えスイッチ、２４はインターフェース回路である。こ
こで、１７がトライステートバスドライバでアシ、スイ
ッチＳＷｌの投入に応じてセンサ１４からの入力端子お
よび表示回路１６への出力端子等を開放゛する。前述し
たようにゲート回路を用いた方法では各入出力端子がそ
れぞれ入力マタは出力用として固定されてしまうが、本
実施例によればトライステートバスドライバの動作特性
が双方向的であるところから、入出力の総数が同一であ
れば各端子は場合に応じて入力端子として用いようと出
力端子として用いようと自由でおるため、特にデータの
入力頻度と出力頻度とがアンバランスなシステムにおい
ては効率的に使用できる利点がある。
るが、トライステートバスドライバを用いた例を第３図
に示す。図においてスイッチＳＷ１は第２図と同様の切
換えスイッチ、２４はインターフェース回路である。こ
こで、１７がトライステートバスドライバでアシ、スイ
ッチＳＷｌの投入に応じてセンサ１４からの入力端子お
よび表示回路１６への出力端子等を開放゛する。前述し
たようにゲート回路を用いた方法では各入出力端子がそ
れぞれ入力マタは出力用として固定されてしまうが、本
実施例によればトライステートバスドライバの動作特性
が双方向的であるところから、入出力の総数が同一であ
れば各端子は場合に応じて入力端子として用いようと出
力端子として用いようと自由でおるため、特にデータの
入力頻度と出力頻度とがアンバランスなシステムにおい
ては効率的に使用できる利点がある。
以上説明したように、本発明によれば、外部装置の主装
置への接続によって、主装置側のプロセッサユニットの
同一人出力端子に接続される入出力信号線を、主装置を
構成する各種入出力装置から外部装置側のプロセッサユ
ニットへ切換え接続する回路を設けたととにより、同一
人出力信号線を本来の主装置内部での使用と、外部装置
との接続とに兼用でき、外部装置接続用に専用の入出力
信号線を用いる方法に比較して入出力信号線数を減少さ
せ不ことが可能とガる。
置への接続によって、主装置側のプロセッサユニットの
同一人出力端子に接続される入出力信号線を、主装置を
構成する各種入出力装置から外部装置側のプロセッサユ
ニットへ切換え接続する回路を設けたととにより、同一
人出力信号線を本来の主装置内部での使用と、外部装置
との接続とに兼用でき、外部装置接続用に専用の入出力
信号線を用いる方法に比較して入出力信号線数を減少さ
せ不ことが可能とガる。
第１図はシステム外部からのＥＥＦＲＯＭへのデータ書
込みおよび読出し装置の一般的な構成例を示す図、第２
図は本発明の一実施例を示す回路図、第３図は本発明の
他の実施例を示す回路図である。 １００・・・ｅ主装置、２００・・・・外部装置、１０
・・・・第１のプロセッサユニット、１３・・拳・ＥＥ
ＰＲＯＭ、１４・−・・センサ（入力装置）、１６−・
・・表示回路（出力装［）、１Ｔ・・・・切換え回路を
構成するトライステートバスドライバ、２０拳・拳・第
２のプロセッサユニット、ＳＷ□・・・・外部装置の接
続で閉成する切換えスイッチ、ＡＮＤ １〜ＡＮＤ ４
・・・嗜切換え回路を構成するアンド回路、ＩＶＩ・
−・・インバータ、ＯＲ１＠・φ・オア回路。 特許出願人 株式会社小糸製作所 代理人 山川゛数枚（ほか１名）
込みおよび読出し装置の一般的な構成例を示す図、第２
図は本発明の一実施例を示す回路図、第３図は本発明の
他の実施例を示す回路図である。 １００・・・ｅ主装置、２００・・・・外部装置、１０
・・・・第１のプロセッサユニット、１３・・拳・ＥＥ
ＰＲＯＭ、１４・−・・センサ（入力装置）、１６−・
・・表示回路（出力装［）、１Ｔ・・・・切換え回路を
構成するトライステートバスドライバ、２０拳・拳・第
２のプロセッサユニット、ＳＷ□・・・・外部装置の接
続で閉成する切換えスイッチ、ＡＮＤ １〜ＡＮＤ ４
・・・嗜切換え回路を構成するアンド回路、ＩＶＩ・
−・・インバータ、ＯＲ１＠・φ・オア回路。 特許出願人 株式会社小糸製作所 代理人 山川゛数枚（ほか１名）
Claims (1)
- ＥＥＦＲＯＭならびにとのＥＥＰＲＯＭへのデータの書
込みおよび読出しを制御する第１のプロセッサユニット
ならびに入出力装置を備えた主装置と、この主装置に随
時接続されて上記第１のプロセッサユニットを介して［
ＦＲＯＭへのデータの書込みおよび読出しを行なう第２
のプロセッサユニットを備えた外部装置とからなるシス
テムにおいて、外部装置の主装置への接続によって、第
１のプロセッサユニットの同一人出力端子に接続される
入出力信号線を、上記入出力装置から第２のプロセッサ
ユニットへ切換え接続する切換え回路を設けたことを特
徴とするＥＥＰＲＯＭへのデータ書込みおよび読出し装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167557A JPS6059598A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167557A JPS6059598A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059598A true JPS6059598A (ja) | 1985-04-05 |
Family
ID=15851928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167557A Pending JPS6059598A (ja) | 1983-09-13 | 1983-09-13 | Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059598A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62244931A (ja) * | 1986-04-15 | 1987-10-26 | Komatsu Ltd | 建設機械の操作応答特性制御装置 |
| JPH02130799A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Elevator Eng & Service Co Ltd | Ｅｅｐｒｏｍのデータ書込装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5188483A (ja) * | 1975-02-03 | 1976-08-03 | ||
| JPS55323Y2 (ja) * | 1974-10-04 | 1980-01-08 |
-
1983
- 1983-09-13 JP JP58167557A patent/JPS6059598A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55323Y2 (ja) * | 1974-10-04 | 1980-01-08 | ||
| JPS5188483A (ja) * | 1975-02-03 | 1976-08-03 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62244931A (ja) * | 1986-04-15 | 1987-10-26 | Komatsu Ltd | 建設機械の操作応答特性制御装置 |
| JPH02130799A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Elevator Eng & Service Co Ltd | Ｅｅｐｒｏｍのデータ書込装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6059598A (ja) | Ｅｅｐｒｏｍへのデ−タ書込みおよび読出し装置 | |
| KR100534758B1 (ko) | 차량용 운전자 정보 시스템 | |
| RU2134442C1 (ru) | Устройство для программного логического управления электроприводами, электронными ключами и сигнализацией | |
| JP3450070B2 (ja) | Ｉｃカード | |
| KR960024962A (ko) | 마이크로 콘트롤러의 칩내에 합체 가능한 마이크로 콘트롤러 디벨롭먼트 시스템 | |
| JPH045217B2 (ja) | ||
| JP3128917B2 (ja) | 集積回路装置 | |
| RU2095846C1 (ru) | Программируемое устройство для логического управления электроприводами и сигнализацией | |
| KR920001331A (ko) | 프로세서 | |
| JP2836038B2 (ja) | 鉄道車両用制御装置 | |
| JPH0435941Y2 (ja) | ||
| JPH0120779B2 (ja) | ||
| JPH037964B2 (ja) | ||
| JPS6047664B2 (ja) | 情報処理装置 | |
| JPS5827219A (ja) | 給電装置 | |
| JPS58117530U (ja) | アナログ／デイジタル変換機能診断回路 | |
| KR900016882A (ko) | 프로그램머블 로직 콘트롤러의 시스템 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH01121967A (ja) | Ｐｒｏｍ内蔵マイクロプロセッサ | |
| JPS6367694B2 (ja) | ||
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JPS62264394A (ja) | 状態記憶装置 | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| JPS6225301A (ja) | シ−ケンス制御装置 | |
| JPS60176347A (ja) | 情報通信方式 |