JPS6367694B2 - - Google Patents
Info
- Publication number
- JPS6367694B2 JPS6367694B2 JP56080405A JP8040581A JPS6367694B2 JP S6367694 B2 JPS6367694 B2 JP S6367694B2 JP 56080405 A JP56080405 A JP 56080405A JP 8040581 A JP8040581 A JP 8040581A JP S6367694 B2 JPS6367694 B2 JP S6367694B2
- Authority
- JP
- Japan
- Prior art keywords
- supervisor
- emulator
- section
- microcomputer
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータ評価装置に係
り、特に読み出し専用メモリ（以下ROMと略
す）を内蔵するROM内蔵型マイクロコンピユー
タのソフトウエア及びハードウエアの評価を行う
ために、対象とするROM内蔵マイクロコンピユ
ータの主としてROM部を読み出し書き込みメモ
リ（以下RAMと略す）等に置き換え、外部より
その内容を参照、変更することができ、また対象
とするROM内蔵型マイクロコンピユータ内に、
アナログ動作を行う周辺回路が組み込まれ、その
アナログ部の評価も同時に行えるマイクロコンピ
ユータ評価装置に関する。
り、特に読み出し専用メモリ（以下ROMと略
す）を内蔵するROM内蔵型マイクロコンピユー
タのソフトウエア及びハードウエアの評価を行う
ために、対象とするROM内蔵マイクロコンピユ
ータの主としてROM部を読み出し書き込みメモ
リ（以下RAMと略す）等に置き換え、外部より
その内容を参照、変更することができ、また対象
とするROM内蔵型マイクロコンピユータ内に、
アナログ動作を行う周辺回路が組み込まれ、その
アナログ部の評価も同時に行えるマイクロコンピ
ユータ評価装置に関する。
近年半導体技術の進歩により、プログラムを格
納したROMを同一チツプに組み込んだいわゆる
“１チツプ・マイコン”が安価かつ大量に生産さ
れている。しかし、ROMに格納されたプログラ
ムは、一度書き込まれると２度と変更できないた
め、そのプログラムを開発する段階では、ROM
を読み書き可能なRAMに置き代えた評価装置を
使用するのが一般的である。
納したROMを同一チツプに組み込んだいわゆる
“１チツプ・マイコン”が安価かつ大量に生産さ
れている。しかし、ROMに格納されたプログラ
ムは、一度書き込まれると２度と変更できないた
め、そのプログラムを開発する段階では、ROM
を読み書き可能なRAMに置き代えた評価装置を
使用するのが一般的である。
第１図に従来の評価装置の簡単なブロツク・ダ
イアグラム（ブロツク図）を示し、その基本動作
について説明する。対象としている“１チツプ・
マイコン”の機能をエミユレータするためのエミ
ユレータ１は、RAMで構成されるプログラム・
メモリ２内に格納された命令を実行する。スーパ
ーバイザー部３は、プログラム・メモリ２の内容
を端末装置４に出力したり、あるいはこの端末装
置４からの指示によりプログラム・メモリ２の内
容の変更を行う。この評価装置に於いては、１つ
のメモリ（第１図の場合はプログラム・メモリ
２）を、エミユレータ１とスーパーバイザー部３
とが共有する形となる。このため、エミユレータ
１とスーパーバイザ３との間で、メモリ・アクセ
スの競合が発生する場合があるので、通常はプロ
グラム・メモリ２にバス切り換え回路が設けら
れ、両者が同時にプログラム・メモリ２をアクセ
スする事のない様になつている。また、プログラ
ム・メモリ２のバスが、エミユレータ１側に切り
換わつているかそれともスーパーバイザー３側に
切り換わつているかをスーパーバイザー３は知る
事ができ、エミユレーター１側に切り換わつてい
る場合は、その旨のコメントを端末装置４に出力
したり、端末装置４からの指示により、強制的に
バスをスーパーバイザー３側に切り換える事がで
きるものもある。あるいは、これらの機能の他
に、スーパーバイザー３はエミユレータ２の実行
したアドレスを順次読み込み、実行したアドレス
のリストを作成するいわゆる“トレース”機能を
有するものもある。
イアグラム（ブロツク図）を示し、その基本動作
について説明する。対象としている“１チツプ・
マイコン”の機能をエミユレータするためのエミ
ユレータ１は、RAMで構成されるプログラム・
メモリ２内に格納された命令を実行する。スーパ
ーバイザー部３は、プログラム・メモリ２の内容
を端末装置４に出力したり、あるいはこの端末装
置４からの指示によりプログラム・メモリ２の内
容の変更を行う。この評価装置に於いては、１つ
のメモリ（第１図の場合はプログラム・メモリ
２）を、エミユレータ１とスーパーバイザー部３
とが共有する形となる。このため、エミユレータ
１とスーパーバイザ３との間で、メモリ・アクセ
スの競合が発生する場合があるので、通常はプロ
グラム・メモリ２にバス切り換え回路が設けら
れ、両者が同時にプログラム・メモリ２をアクセ
スする事のない様になつている。また、プログラ
ム・メモリ２のバスが、エミユレータ１側に切り
換わつているかそれともスーパーバイザー３側に
切り換わつているかをスーパーバイザー３は知る
事ができ、エミユレーター１側に切り換わつてい
る場合は、その旨のコメントを端末装置４に出力
したり、端末装置４からの指示により、強制的に
バスをスーパーバイザー３側に切り換える事がで
きるものもある。あるいは、これらの機能の他
に、スーパーバイザー３はエミユレータ２の実行
したアドレスを順次読み込み、実行したアドレス
のリストを作成するいわゆる“トレース”機能を
有するものもある。
この様な評価装置では、スーパーバイザー部
に、かなり複雑な動作が期待されるため、最近で
はスーパーバイザー部にエミユレータ部とは別の
マイクロコンピユータ（以下“スーパーバイザー
MPU”と略す）を用いてその動作を行わせてい
るものが多い。
に、かなり複雑な動作が期待されるため、最近で
はスーパーバイザー部にエミユレータ部とは別の
マイクロコンピユータ（以下“スーパーバイザー
MPU”と略す）を用いてその動作を行わせてい
るものが多い。
一方評価すべき“１チツプ・マイコン”も、従
来からある入出力ポートの様にデジタル的な周辺
を内蔵したものの他に、Ｄ−Ａコンバータや
PLL（Phase Locked Loop）といつたアナログ
的な周辺を内蔵したものを出現している。こうし
たアナログ的な周辺を内蔵した“１チツプ・マイ
コン”の評価装置は、プログラムを含むロジツク
の評価の他に、アナログ的な特性の評価をも行え
る機能を有していなければならない。しかし、評
価装置内にはデジタル的に動作する部分が多く、
特にスーパーバイザー部にマイクロコンピユータ
を使用しているものに関しては電源を切らない限
り、スーパーバイザーMPUはプログラムの読み
込みを実行しているためそのアドレス及びデー
タ・バス上のデジタル信号がノイズとしてエミユ
レータ部のアナログ部に飛び込み事があり、この
対策としてシールド等を行うかあるいはエミユレ
ータ部とスーパーバイザー部とを物理的に離して
配置する等の処置を施さなければ正確なアナログ
部の特性評価は行われない。この様な処置は、き
わめて経験的に行われるため、評価装置を開発す
るのに少なからぬ時間と労力がかかり、このため
評価装置のコスト増の一因となつている。
来からある入出力ポートの様にデジタル的な周辺
を内蔵したものの他に、Ｄ−Ａコンバータや
PLL（Phase Locked Loop）といつたアナログ
的な周辺を内蔵したものを出現している。こうし
たアナログ的な周辺を内蔵した“１チツプ・マイ
コン”の評価装置は、プログラムを含むロジツク
の評価の他に、アナログ的な特性の評価をも行え
る機能を有していなければならない。しかし、評
価装置内にはデジタル的に動作する部分が多く、
特にスーパーバイザー部にマイクロコンピユータ
を使用しているものに関しては電源を切らない限
り、スーパーバイザーMPUはプログラムの読み
込みを実行しているためそのアドレス及びデー
タ・バス上のデジタル信号がノイズとしてエミユ
レータ部のアナログ部に飛び込み事があり、この
対策としてシールド等を行うかあるいはエミユレ
ータ部とスーパーバイザー部とを物理的に離して
配置する等の処置を施さなければ正確なアナログ
部の特性評価は行われない。この様な処置は、き
わめて経験的に行われるため、評価装置を開発す
るのに少なからぬ時間と労力がかかり、このため
評価装置のコスト増の一因となつている。
本発明の目的は、このような問題を解決したマ
イクロコンピユータ評価装置を提供することにあ
る。
イクロコンピユータ評価装置を提供することにあ
る。
本発明の構成は、読み出し専用メモリを内蔵す
るROM内蔵型マイクロコンピユータの動作をエ
ミユレートするためのエミユレータ部と、該エミ
ユレータ部の内部状態の表示や変更等の動作を行
なうためのスーパーバイザー部とを備え、かつ該
スーパーバイザー部にマイクロコンピユータを使
用したマイクロコンピユータ評価装置に於いて、
前記エミユレータ部がプログラムを実行している
時だけ前記スーパーバイザー部のマイクロコンピ
ユータのプログラム・カウンタを停止させ、かつ
プログラム読み込みを禁止する手段を設けている
事を特徴とする。
るROM内蔵型マイクロコンピユータの動作をエ
ミユレートするためのエミユレータ部と、該エミ
ユレータ部の内部状態の表示や変更等の動作を行
なうためのスーパーバイザー部とを備え、かつ該
スーパーバイザー部にマイクロコンピユータを使
用したマイクロコンピユータ評価装置に於いて、
前記エミユレータ部がプログラムを実行している
時だけ前記スーパーバイザー部のマイクロコンピ
ユータのプログラム・カウンタを停止させ、かつ
プログラム読み込みを禁止する手段を設けている
事を特徴とする。
本発明によれば、スーパーバイザーMPUが原
因となるノイズを全く出さず、かつ生産性、信頼
性のよい安価な評価装置を提供する事ができる。
以下図面を参照しながら、本発明を詳細に説明す
る。
因となるノイズを全く出さず、かつ生産性、信頼
性のよい安価な評価装置を提供する事ができる。
以下図面を参照しながら、本発明を詳細に説明す
る。
第２図は、本発明の一実施例のブロツク・ダイ
アグラムである。第２図の実施例では、スーパー
バイザーMPU１０の部分は、〔8085〕の品名で知
られる産業界標準のマイクロコンピユータを使用
している。この〔8085〕の同等品は、日本電気(株)
の〔μCOM−85、ユーザーズ・マニユアル〕、マ
ニユアル番号IEM−618Aに詳しく述べられてい
るので、ここではその概説を省略する。
アグラムである。第２図の実施例では、スーパー
バイザーMPU１０の部分は、〔8085〕の品名で知
られる産業界標準のマイクロコンピユータを使用
している。この〔8085〕の同等品は、日本電気(株)
の〔μCOM−85、ユーザーズ・マニユアル〕、マ
ニユアル番号IEM−618Aに詳しく述べられてい
るので、ここではその概説を省略する。
さてスイツチ１５は、スーパーバイザーMPU
１０のREADY端子に接続されており、これが閉
じている時は、スーパーバイザーMPU１０の
SOD端子の出力を反転した内容が入力され、開
いている場合には無条件に“１”が入力される。
このスーパーバイザーMPU１０は、READY端
子に“１”が入力されている時のみ命令を実行す
るが、“０”が入力されると命令の実行は中断さ
れ、以後“１”が入力されるまでAB8-15端子、
RD端子、IO／端子、端子、ALE端子、及
びAD0-7端子の内容は変化しない。つまり、それ
らの端子は直流的に固定される。以後の説明では
特にことわらない限り、スイツチ１５は開いてい
るものとする。スーパーバイザーMPU１０の実
行するプログラムは、モニタ・メモリ１７に格納
されており、スーパーバイザーMPU１０は、実
行すべき命令のアドレスをアドレス・バス２５に
出力する。デコーダ１６は、アドレス・バス２５
上のデータに基づいて、モニタ・メモリ１７、モ
ニタ・ワーク・メモリ１８、またはプログラム・
メモリ１９を選択するための選択信号を出力す
る。このモニタ・メモリ１７及びモニタ・ワー
ク・メモリ１８のデータ出力は、スーパーバイザ
ーMPU１０のデータ・バス２６に直接接続され
ているので、いずれのメモリーが選択された場合
でもスーパーバイザーMPU１０はそれらのメモ
リーの内容を読んだり、またはそれにデータを書
き込むことができる。データの読み出し及び書き
込みの指示は、第１のゲート１２及び第２のゲー
ト１３の出力で行われる。つまり第１のゲート１
２の出力が“０”の場合は読み出し、また第２の
ゲート１３の出力が“１”になると書き込みが指
示される。ただし、モニタ・メモリ１７は、
ROMで構成されているのでモニタ・メモリ１７
に対する書き込み動作は行えない。またモニタ・
ワーク・メモリ１８は、スーパーバイザーMPU
１０が命令を実行するのに必要なデータの一時記
憶等に使用される。プログラム・メモリ１９に
は、エミユレータ１１の実行すべき命令が格納さ
れており、スーパーバイザーMPU１０のSOD端
子から“１”が出力されている時は、エミユレー
タ１１のEAB端子から出力されるアドレスが、
バス・ドライバー２１を介して入力され、そのア
ドレスに対応する命令データが、バス・ドライバ
ー２２を介してIB端子に入力される。このとき
バス・ドライバー２０及び双方向バス・ドライバ
ー２３は出力が禁止されているので、スーパーバ
イザーMPU１０とエミユレータ１１との間で、
プログラム・メモリ１９の競合が発生する事はな
い。スーパーバイザーMPU１０のSOD端子が、
“１”の間エミユレータ１１の端子には
“０”が入力され、エミユレータ１１は“RUN状
態”になる。SOD端子を“０”にするとエミユ
レータ１１は、命令の実行を停止し、次に
端子に“０”が入力されるまで動作しない。この
状態を“ブレーク状態”という。ブレーク状態に
於いては、バス・ドライバー２１及び２２が禁止
され、その代わりにバス・ドライバー２０及び双
方向バス・ドライバー２３が有効になる。つま
り、このブレーク状態に於いてのみスーパーバイ
ザーMPU１０は、プログラム・メモリ１９の内
容のリード／ライトが可能である。
１０のREADY端子に接続されており、これが閉
じている時は、スーパーバイザーMPU１０の
SOD端子の出力を反転した内容が入力され、開
いている場合には無条件に“１”が入力される。
このスーパーバイザーMPU１０は、READY端
子に“１”が入力されている時のみ命令を実行す
るが、“０”が入力されると命令の実行は中断さ
れ、以後“１”が入力されるまでAB8-15端子、
RD端子、IO／端子、端子、ALE端子、及
びAD0-7端子の内容は変化しない。つまり、それ
らの端子は直流的に固定される。以後の説明では
特にことわらない限り、スイツチ１５は開いてい
るものとする。スーパーバイザーMPU１０の実
行するプログラムは、モニタ・メモリ１７に格納
されており、スーパーバイザーMPU１０は、実
行すべき命令のアドレスをアドレス・バス２５に
出力する。デコーダ１６は、アドレス・バス２５
上のデータに基づいて、モニタ・メモリ１７、モ
ニタ・ワーク・メモリ１８、またはプログラム・
メモリ１９を選択するための選択信号を出力す
る。このモニタ・メモリ１７及びモニタ・ワー
ク・メモリ１８のデータ出力は、スーパーバイザ
ーMPU１０のデータ・バス２６に直接接続され
ているので、いずれのメモリーが選択された場合
でもスーパーバイザーMPU１０はそれらのメモ
リーの内容を読んだり、またはそれにデータを書
き込むことができる。データの読み出し及び書き
込みの指示は、第１のゲート１２及び第２のゲー
ト１３の出力で行われる。つまり第１のゲート１
２の出力が“０”の場合は読み出し、また第２の
ゲート１３の出力が“１”になると書き込みが指
示される。ただし、モニタ・メモリ１７は、
ROMで構成されているのでモニタ・メモリ１７
に対する書き込み動作は行えない。またモニタ・
ワーク・メモリ１８は、スーパーバイザーMPU
１０が命令を実行するのに必要なデータの一時記
憶等に使用される。プログラム・メモリ１９に
は、エミユレータ１１の実行すべき命令が格納さ
れており、スーパーバイザーMPU１０のSOD端
子から“１”が出力されている時は、エミユレー
タ１１のEAB端子から出力されるアドレスが、
バス・ドライバー２１を介して入力され、そのア
ドレスに対応する命令データが、バス・ドライバ
ー２２を介してIB端子に入力される。このとき
バス・ドライバー２０及び双方向バス・ドライバ
ー２３は出力が禁止されているので、スーパーバ
イザーMPU１０とエミユレータ１１との間で、
プログラム・メモリ１９の競合が発生する事はな
い。スーパーバイザーMPU１０のSOD端子が、
“１”の間エミユレータ１１の端子には
“０”が入力され、エミユレータ１１は“RUN状
態”になる。SOD端子を“０”にするとエミユ
レータ１１は、命令の実行を停止し、次に
端子に“０”が入力されるまで動作しない。この
状態を“ブレーク状態”という。ブレーク状態に
於いては、バス・ドライバー２１及び２２が禁止
され、その代わりにバス・ドライバー２０及び双
方向バス・ドライバー２３が有効になる。つま
り、このブレーク状態に於いてのみスーパーバイ
ザーMPU１０は、プログラム・メモリ１９の内
容のリード／ライトが可能である。
次に、スイツチ１５を閉じた場合を考えてみ
る。もし、エミユレータ１１が“ブレーク状態”
ならば、READY端子には、“１”が入力される。
これは、スイツチ１５を開いた場合と同じであ
り、スーパーバイザー１０はモニタ・メモリ１７
からの命令を読み込み実行し続けているため、ア
ドレス・バス２５やデータ・バス２６等のノイズ
が、直接または電源ライン等を介して、エミユレ
ータ１１のアナログ出力端子２７に飛び込む事に
なる。しかし、通常アナログ部の特性評価は、
“RUN状態”にて行われるので特性評価上の問題
とはならない。
る。もし、エミユレータ１１が“ブレーク状態”
ならば、READY端子には、“１”が入力される。
これは、スイツチ１５を開いた場合と同じであ
り、スーパーバイザー１０はモニタ・メモリ１７
からの命令を読み込み実行し続けているため、ア
ドレス・バス２５やデータ・バス２６等のノイズ
が、直接または電源ライン等を介して、エミユレ
ータ１１のアナログ出力端子２７に飛び込む事に
なる。しかし、通常アナログ部の特性評価は、
“RUN状態”にて行われるので特性評価上の問題
とはならない。
もし、エミユレータ１１が“RUN状態”で、
スイツチ１５が閉じられた場合には、READY端
子には“０”が入力されるので、スーパーバイザ
ーMPU１０は、その命令実行を中断し、第２図
に示されるスーパーバイザーMPU１０のすべて
の端子は直流的に固定された状態となる。つま
り、この状態では、エミユレータ１１のアナログ
出力端子２７には、スーパーバイザーMPU１０
が発生源となるノイズは飛び込まない状態なの
で、アナログ部の特性評価を良好に行う事ができ
る。
スイツチ１５が閉じられた場合には、READY端
子には“０”が入力されるので、スーパーバイザ
ーMPU１０は、その命令実行を中断し、第２図
に示されるスーパーバイザーMPU１０のすべて
の端子は直流的に固定された状態となる。つま
り、この状態では、エミユレータ１１のアナログ
出力端子２７には、スーパーバイザーMPU１０
が発生源となるノイズは飛び込まない状態なの
で、アナログ部の特性評価を良好に行う事ができ
る。
以上説明した様に、本発明によれば、特にアナ
ログ的な周辺回路が内蔵された“１チツプ・マイ
コン”の評価装置に於いて、そのアナログ部の特
性評価時にはスーパーバイザーMPU部からのノ
イズをきわめて簡単に除却する事が可能である。
ログ的な周辺回路が内蔵された“１チツプ・マイ
コン”の評価装置に於いて、そのアナログ部の特
性評価時にはスーパーバイザーMPU部からのノ
イズをきわめて簡単に除却する事が可能である。
なお、実施例としては、スーパバイザーMPU
に〔8085〕を使用した例を示し、かつその
READY端子を使用した場合を示したが、〔8085〕
に関しては、READY端子の他にHOLD端子を使
用する事も可能である〔8085〕のたとえばSID端
子にスイツチの接続して、モニタ・プログラムに
より、ソフト的にスイツチの状態を判断し、
HALT命令によりスーパーバイザーMPUの端子
類を固定する事もできる。
に〔8085〕を使用した例を示し、かつその
READY端子を使用した場合を示したが、〔8085〕
に関しては、READY端子の他にHOLD端子を使
用する事も可能である〔8085〕のたとえばSID端
子にスイツチの接続して、モニタ・プログラムに
より、ソフト的にスイツチの状態を判断し、
HALT命令によりスーパーバイザーMPUの端子
類を固定する事もできる。
また、その他のマイクロコンピユータの場合に
でも、〔8085〕のREADY端子やHOLD端子に相
等する端子があるものについては、それらの端子
を使用して同様の事が実行できるし、また
HALT命令相等の命令を用いる事もできる。ま
た、ある種のマイクロコンピユータでは、命令に
より自らのクロツクの発振を停止させる事ができ
るものがあるが、その場合にはその命令を
〔8085〕のHALT命令同様に使用する事により、
同様の効果が得られる。
でも、〔8085〕のREADY端子やHOLD端子に相
等する端子があるものについては、それらの端子
を使用して同様の事が実行できるし、また
HALT命令相等の命令を用いる事もできる。ま
た、ある種のマイクロコンピユータでは、命令に
より自らのクロツクの発振を停止させる事ができ
るものがあるが、その場合にはその命令を
〔8085〕のHALT命令同様に使用する事により、
同様の効果が得られる。
第１図は従来の“１チツプ・マイコン”評価装
置を示すブロツク図であり、第２図は本発明の一
実施例のブロツク図である。 尚図において、１……エミユレータ部、２……
プログラム・メモリ、３……スーパーバイザー
部、４……端末装置、５……ポート端子、１０…
…スーパーバイザーMPU、１１……エミユレー
タ、１２，１３……第１、第２のゲート、１４…
…ラツチ、１５……スイツチ、１６……デコー
ダ、１７……モニタ・メモリ、１８……モニタ・
ワーク・メモリ、１９……プログラム・メモリ、
２０，２１，２２……バス・ドライバー、２３…
…双方向バス・ドライバー、２４……ゲート、２
５……アドレス・バス、２６……データ・バス、
２７……アナログ出力端子。
置を示すブロツク図であり、第２図は本発明の一
実施例のブロツク図である。 尚図において、１……エミユレータ部、２……
プログラム・メモリ、３……スーパーバイザー
部、４……端末装置、５……ポート端子、１０…
…スーパーバイザーMPU、１１……エミユレー
タ、１２，１３……第１、第２のゲート、１４…
…ラツチ、１５……スイツチ、１６……デコー
ダ、１７……モニタ・メモリ、１８……モニタ・
ワーク・メモリ、１９……プログラム・メモリ、
２０，２１，２２……バス・ドライバー、２３…
…双方向バス・ドライバー、２４……ゲート、２
５……アドレス・バス、２６……データ・バス、
２７……アナログ出力端子。
Claims (1)
- １ 読み出し専用メモリを内蔵するROM内蔵型
マイクロコンピユータの動作をエミユレートする
ためのエミユレータ部と、該エミユレータ部の内
部状態の表示や変更等の動作を行なうためのスー
パーバイザー部とを備え、かつ該スーパーバイザ
ー部にマイクロコンピユータを使用したマイクロ
コンピユータ評価装置に於いて、前記エミユレー
タ部がプログラムを実行している時だけ前記スー
パーバイザー部のマイクロコンピユータのプログ
ラム・カウンタを停止させ、かつプログラム読み
込みを禁止する手段を設けている事を特徴とする
マイクロコンピユータ評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56080405A JPS57196358A (en) | 1981-05-27 | 1981-05-27 | Appreciating device of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56080405A JPS57196358A (en) | 1981-05-27 | 1981-05-27 | Appreciating device of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57196358A JPS57196358A (en) | 1982-12-02 |
| JPS6367694B2 true JPS6367694B2 (ja) | 1988-12-27 |
Family
ID=13717375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56080405A Granted JPS57196358A (en) | 1981-05-27 | 1981-05-27 | Appreciating device of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57196358A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105433B2 (ja) * | 1984-04-03 | 1994-12-21 | 三洋電機株式会社 | マイクロコンピユ−タの評価用チツプ |
| JPH0721771B2 (ja) * | 1987-09-29 | 1995-03-08 | 日本電気株式会社 | エミュレーション・チップ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53131732A (en) * | 1977-03-21 | 1978-11-16 | Mireniamu Shisutemuzu Inc | System for developing and debugging microprocessor software and prototype |
-
1981
- 1981-05-27 JP JP56080405A patent/JPS57196358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57196358A (en) | 1982-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0155505B2 (ja) | ||
| JPS6367694B2 (ja) | ||
| JPH02103482A (ja) | 集積回路装置 | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPS62264338A (ja) | 評価用シングルチツプマイクロコンピユ−タ | |
| JPS5835647A (ja) | マイクロコンピユ−タの評価装置 | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH0120779B2 (ja) | ||
| KR860001785B1 (ko) | Z 80 cpu의 시스템 프로그램 보호회로 | |
| JPH02264339A (ja) | 情報処理装置 | |
| JPH04316137A (ja) | インサーキットエミュレータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH01237846A (ja) | デバッグ機能付プロセッサ・システム | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| SU1529228A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
| JPS63311447A (ja) | デバック用マイクロプロセッサ | |
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| JPH01309138A (ja) | インサーキット・エミュレータ | |
| JPS63184142A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH0721771B2 (ja) | エミュレーション・チップ | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム |