JPS6064506A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6064506A JPS6064506A JP17209883A JP17209883A JPS6064506A JP S6064506 A JPS6064506 A JP S6064506A JP 17209883 A JP17209883 A JP 17209883A JP 17209883 A JP17209883 A JP 17209883A JP S6064506 A JPS6064506 A JP S6064506A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- amplifier
- circuit
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、発振回路に関し、例えば水晶振動子またはセ
ラミ、り撮動子等を用い、発振開始１ｉ／？の立上りを
早くしかつ発振継続時の消費電力を少なくした発振回路
に関する。
ラミ、り撮動子等を用い、発振開始１ｉ／？の立上りを
早くしかつ発振継続時の消費電力を少なくした発振回路
に関する。
例えば、ワンチ、プマイクνコンピュータあるいは時計
等におけるり四、り発振器としては水晶振動子やセラミ
、り振動子等を用いた発振回路が用いられている。この
ような発振回路においては、発振の開始時１＃ｉが早い
ことおよび発振継続中の消費電力が少ないことが望まし
い。しかしながら、これら２つの条件はｅＡ振回路に用
いられている増幅器の特性として相反する特性を要求す
るため、通常これらの２つの条件を同時に内定すること
は困轄であり、何らかの新たな工夫が要求される。
等におけるり四、り発振器としては水晶振動子やセラミ
、り振動子等を用いた発振回路が用いられている。この
ような発振回路においては、発振の開始時１＃ｉが早い
ことおよび発振継続中の消費電力が少ないことが望まし
い。しかしながら、これら２つの条件はｅＡ振回路に用
いられている増幅器の特性として相反する特性を要求す
るため、通常これらの２つの条件を同時に内定すること
は困轄であり、何らかの新たな工夫が要求される。
第１図は、従来形の発振回路を示す。同図の発振回路は
、水晶振動子あるいはセラミック振動子等の発振電子１
、増１１ツ４器２、抵抗ろ、およυコンデンサ４，５等
によって枯成される。そして、第１１７、ｉの発振回路
においては、増１１・ｆ＋ｌＫ１１２のす１σ速回路に
挿入された発＆ｇ千１およびコンデンサ４，５等によっ
て決定される周波や／（の信号か発振される。
、水晶振動子あるいはセラミック振動子等の発振電子１
、増１１ツ４器２、抵抗ろ、およυコンデンサ４，５等
によって枯成される。そして、第１１７、ｉの発振回路
においては、増１１・ｆ＋ｌＫ１１２のす１σ速回路に
挿入された発＆ｇ千１およびコンデンサ４，５等によっ
て決定される周波や／（の信号か発振される。
なお、抵抗６は増幅器２の出力９１ン子と入力端子とを
直流的に結合するため等に用いられている。
直流的に結合するため等に用いられている。
ところで、第１図の従来形の発Ｊｊ：＃ ｌ！、’ｌ
Ｋ（ｔにおいては、発振継続時における消Ｓ′！屯力を
経滅するためには増幅器２の消費電力を少なく１−る必
要があるため、必然的に該増幅器２のｌｊ、（Ｉ：ｉ１
４能力を小さくする必要がある。ところが、増’ｌ’！
４ （＋ｒ： ２の駆動ｒ！＋シカを小さくすると、電
源投入時における発振出力信号の立ち上がりが極めて遅
くなるという不都合が生じる。例えば、従来形の時計等
に用いられている３ ２、７５８ ＫＨ２の発振器等に
おいては発振出力信号が完全に立ち上がるまでに０．１
秒ないし１秒あるいは数秒程度の時間が必要であった。
Ｋ（ｔにおいては、発振継続時における消Ｓ′！屯力を
経滅するためには増幅器２の消費電力を少なく１−る必
要があるため、必然的に該増幅器２のｌｊ、（Ｉ：ｉ１
４能力を小さくする必要がある。ところが、増’ｌ’！
４ （＋ｒ： ２の駆動ｒ！＋シカを小さくすると、電
源投入時における発振出力信号の立ち上がりが極めて遅
くなるという不都合が生じる。例えば、従来形の時計等
に用いられている３ ２、７５８ ＫＨ２の発振器等に
おいては発振出力信号が完全に立ち上がるまでに０．１
秒ないし１秒あるいは数秒程度の時間が必要であった。
また、逆に発振出力信号の立ち上がりを早くするために
増幅器２の駆動能力を大きくすると発振継続時の消９！
電力が大きくなるという不′都合があった。すなわち、
従来形の発振［回路においては、発振出力信号の立ち上
がり時間を早くすることと発振回路の消費電力を少くす
ることとは両立することが不可能であり、従って現実に
は一方の条件のみを重視し他方の条件はある程度無視し
なければならないという不都合があった。
増幅器２の駆動能力を大きくすると発振継続時の消９！
電力が大きくなるという不′都合があった。すなわち、
従来形の発振［回路においては、発振出力信号の立ち上
がり時間を早くすることと発振回路の消費電力を少くす
ることとは両立することが不可能であり、従って現実に
は一方の条件のみを重視し他方の条件はある程度無視し
なければならないという不都合があった。
本発明の目的は、前述の従来形における問題点に鑑み、
増幅器と発振素子等を用いる発振回路において、増幅器
の駆動能力を発振開始時と発振継続時とにおいて切り換
えるという構想に基づき、発振出力信号の立ち上がりが
早くがっ低消費電力の発振回路を提供することにある。
増幅器と発振素子等を用いる発振回路において、増幅器
の駆動能力を発振開始時と発振継続時とにおいて切り換
えるという構想に基づき、発振出力信号の立ち上がりが
早くがっ低消費電力の発振回路を提供することにある。
そしてこの目的は、本発明によれば、増幅器と、周波数
選択素子と、発振開始時には該増幅器の駆動能力が発振
継続時における該増Ｉ／、８器の駆動能力よりも大きく
なるように該増１１１ｉ、ｉ器を制御する制御回路とを
具備する発（辰回路を提供することによって達成される
。
選択素子と、発振開始時には該増幅器の駆動能力が発振
継続時における該増Ｉ／、８器の駆動能力よりも大きく
なるように該増１１１ｉ、ｉ器を制御する制御回路とを
具備する発（辰回路を提供することによって達成される
。
以下、図面により本発明の詳細な説明する。
第２図は、本発明の１実施例に係わる発振回路の構成を
示す。同図の発振回路は、第１図の発振回路における増
幅器２に代えて２つの増Ｑ’？、ｉ器６，７、切り換え
スイッチ８および制御回路９を用いたものである。発振
素子１、抵抗３およびコンデンサ４．５等は第１図のも
のと同じであり同−樫照汝字で示されている。
示す。同図の発振回路は、第１図の発振回路における増
幅器２に代えて２つの増Ｑ’？、ｉ器６，７、切り換え
スイッチ８および制御回路９を用いたものである。発振
素子１、抵抗３およびコンデンサ４．５等は第１図のも
のと同じであり同−樫照汝字で示されている。
第２図の発振回路においては、増’１Ｍｔ器乙のｌ’Ｊ
４ Ｍｊｌ能力が増幅器７の駆動能力よりも大きくなっ
ており、発振開始時は制御回路９の動きによりスイッチ
８が増幅器６側に切り換えられ、発振継続時には該スイ
ッチ８が増幅器７側に切り換えられる。
４ Ｍｊｌ能力が増幅器７の駆動能力よりも大きくなっ
ており、発振開始時は制御回路９の動きによりスイッチ
８が増幅器６側に切り換えられ、発振継続時には該スイ
ッチ８が増幅器７側に切り換えられる。
これにより、発振開始時には増幅器乙の大きな駆動能力
により発振出力信号が急速に立ち上がると共に、発振継
続時には駆動能力の小さい増幅器７により発振を継続す
るから発振回路の消費電力を少なくすることが可能にな
る。
により発振出力信号が急速に立ち上がると共に、発振継
続時には駆動能力の小さい増幅器７により発振を継続す
るから発振回路の消費電力を少なくすることが可能にな
る。
第３図は、本発明の他の実施例に係わる発振回路を示す
。同図の発振回路は、第１図の発振回路における増１Ｉ
ｌｉｉｔ器２に代えて、増幅器ｉｏ、ｉ１、スイッチ１
２および制御回路１３を用いたものである。発振素子１
、抵抗３、およびコンデンサ４゜５は第１図のものと同
じである。
。同図の発振回路は、第１図の発振回路における増１Ｉ
ｌｉｉｔ器２に代えて、増幅器ｉｏ、ｉ１、スイッチ１
２および制御回路１３を用いたものである。発振素子１
、抵抗３、およびコンデンサ４゜５は第１図のものと同
じである。
第３図の発振回路においては、発振開始時には制御回路
１３の働きによりスイッチ１２がオンとされ、増幅器１
０および１１が並列接続されて１つの駆動能力の大きな
増幅器として動作し、発振出力信号を急速に立ち上げる
。これに対して発振出力信号がある程度のレベルに到達
した後は、ずなわち発振継続時は、制御回路１３によっ
てスイッチ１２がオフとされ、増幅器１１のみによって
発振が継続される。したがって、第３図の発振回路にお
いても、発振出力信号の急？上な立ち上がりおよび発振
継続時における低消４１ ’１Ｇ力化を共に達成するこ
とが可能になる。
１３の働きによりスイッチ１２がオンとされ、増幅器１
０および１１が並列接続されて１つの駆動能力の大きな
増幅器として動作し、発振出力信号を急速に立ち上げる
。これに対して発振出力信号がある程度のレベルに到達
した後は、ずなわち発振継続時は、制御回路１３によっ
てスイッチ１２がオフとされ、増幅器１１のみによって
発振が継続される。したがって、第３図の発振回路にお
いても、発振出力信号の急？上な立ち上がりおよび発振
継続時における低消４１ ’１Ｇ力化を共に達成するこ
とが可能になる。
第４図は、第２図および第３図の発振回路に用いられて
いる増幅器およびスイッチ部分の具体的な構成を示す。
いる増幅器およびスイッチ部分の具体的な構成を示す。
すなわち、第４図（α）に示すような増１（ａ器１４と
スイッチ１５との直列回路は、第４図（ｂ）に示すよう
に、２個のＰチャンネルＭＯ８）ランジスタ１６，１７
．２個のＮチャンネルＭＯＳトランジスタ１８．１９、
およびインバータ２０等によって構成することが可能で
ある。
スイッチ１５との直列回路は、第４図（ｂ）に示すよう
に、２個のＰチャンネルＭＯ８）ランジスタ１６，１７
．２個のＮチャンネルＭＯＳトランジスタ１８．１９、
およびインバータ２０等によって構成することが可能で
ある。
第４図（ｈ）の回路においては、制御信号０が烏レベル
である時にはＮチャンネルＭＯ３）ランジスタ１９およ
びＰチャンネルＭＯ３）ランジスタ１６が共にオンとな
り、入力信号工ＮがＰチャンネルＭＯ８）ランジスタ１
７およびＮチャンネルＭＯ８）ランジスタ１８によって
４１１ｑ成されるＯＭＯ８反転増幅器によって増幅され
て出力信号ＯＵＴが出力される。これに対して、制御信
号０が低レベルの場合は、トランジスタ１９および１６
が共ニカットオフ状態となり、トランジスタ１７および
１８によって構成される回路に電源Ｖｃｃが印加されな
いため入力端子ＩＮと出力端子ＯＵＴの間が遮断される
。すなわち、第４図（ｈ）の回路は同図（α）の回路と
等価な動作をすることがわかる。
である時にはＮチャンネルＭＯ３）ランジスタ１９およ
びＰチャンネルＭＯ３）ランジスタ１６が共にオンとな
り、入力信号工ＮがＰチャンネルＭＯ８）ランジスタ１
７およびＮチャンネルＭＯ８）ランジスタ１８によって
４１１ｑ成されるＯＭＯ８反転増幅器によって増幅され
て出力信号ＯＵＴが出力される。これに対して、制御信
号０が低レベルの場合は、トランジスタ１９および１６
が共ニカットオフ状態となり、トランジスタ１７および
１８によって構成される回路に電源Ｖｃｃが印加されな
いため入力端子ＩＮと出力端子ＯＵＴの間が遮断される
。すなわち、第４図（ｈ）の回路は同図（α）の回路と
等価な動作をすることがわかる。
第５図は、第４図（α）の回路と等価な他の回路例を示
す。第５図の回路は、ＰチャンネルＭＯＳ）ランジスタ
２１およびＮチャンネルＭＯＳ）ランジスタ２２によっ
て構成される反転増１１０Ｉ４器と、ＰチャンネルＭＯ
Ｓ）ランジスタ２６、ＮチャンネルＭＯＳ）ランジスタ
２４、およびインバータ２５によって構成されるスイ′
、チ回路を有する。
す。第５図の回路は、ＰチャンネルＭＯＳ）ランジスタ
２１およびＮチャンネルＭＯＳ）ランジスタ２２によっ
て構成される反転増１１０Ｉ４器と、ＰチャンネルＭＯ
Ｓ）ランジスタ２６、ＮチャンネルＭＯＳ）ランジスタ
２４、およびインバータ２５によって構成されるスイ′
、チ回路を有する。
そして、第５図の回路においては、制御信号０が高レベ
ルの時にはＰチャンネルＭＯＳ）ランジスタ２３および
ＮチャンネルＭＯＳ）ランジスタ２４が共にオンとなり
、入力端子ＩＮに印加された信号がトランジスタ２１お
よび２２によって構成される反転増幅器によって増幅さ
れた後これらの各トランジスタ２５．２４を介して出力
端子ＯＵＴが出力される。これに対して、制御信号Ｃカ
低しヘルの場合はトランジスタ２３およヒ２４は共に力
、トオフ状態となり、トランジスタ２１゜２２によって
構成される反転増幅器の出力信号は出力端子ＯＵＴに転
送されない。
ルの時にはＰチャンネルＭＯＳ）ランジスタ２３および
ＮチャンネルＭＯＳ）ランジスタ２４が共にオンとなり
、入力端子ＩＮに印加された信号がトランジスタ２１お
よび２２によって構成される反転増幅器によって増幅さ
れた後これらの各トランジスタ２５．２４を介して出力
端子ＯＵＴが出力される。これに対して、制御信号Ｃカ
低しヘルの場合はトランジスタ２３およヒ２４は共に力
、トオフ状態となり、トランジスタ２１゜２２によって
構成される反転増幅器の出力信号は出力端子ＯＵＴに転
送されない。
なお、第４図（ｂ）の回路および第５図の回路は、第３
図の発振回路における増幅器１ｏおよびスイ、チ１２の
回路と置き換えて使用することができる。また、釘２図
の発振回が１ｔにおける増幅器６゜７およびスイッチ８
の回路は、第４図（ｈ）または第５図に示す回路を例え
ばそれぞれ２つずつ使用することにより容易に実現でき
る。ただし、これらの回路をそれぞれ２つずつ用いる場
合に、各回路の制御信号としては互いに反転関係にある
信号が用いられる（０およびｏ）。
図の発振回路における増幅器１ｏおよびスイ、チ１２の
回路と置き換えて使用することができる。また、釘２図
の発振回が１ｔにおける増幅器６゜７およびスイッチ８
の回路は、第４図（ｈ）または第５図に示す回路を例え
ばそれぞれ２つずつ使用することにより容易に実現でき
る。ただし、これらの回路をそれぞれ２つずつ用いる場
合に、各回路の制御信号としては互いに反転関係にある
信号が用いられる（０およびｏ）。
第６図は１第２図および第３図の発振回路に用いられて
いる制御回路９または１３のｙｔ＋細を示す。
いる制御回路９または１３のｙｔ＋細を示す。
第６図の制御回路は、電源Ｖａｃとグランド間に直列接
続された抵抗２６およびコンデンサ２７、抵抗２６と並
列接続されたダイオード２８、およびインバータ２９を
具備する。第６図の回路においては、電＃ＶＱＯが投入
された瞬間にはコンデンサ２７の働きによりインバータ
２９の入力電圧はＯボルトとなり、該インバータの出力
電圧すなわち制御信号０は高レベルとなる。電源Ｖｃｃ
から抵抗２６を介してコンデンサ２７が除々に充電され
、インバータ２９の入力電圧が所定のしきい値電圧以上
になると制御信号Ｃが低レベルになる。すなわち、制御
信号０はηＬ源Ｖａａの投入時点から抵抗２６およびコ
ンデンサ２７によって定まる時定数によって決定される
時間だけ高レベルとなっており、この時間だけ第２図ま
たは第６図に示される発振回路の増幅器の駆動能力を大
きくすることができる。なお、ダイオード２８は、電源
Ｖｃｃが遮断された時にコンデンサ２７の電荷を急速に
放電するためのものである。
続された抵抗２６およびコンデンサ２７、抵抗２６と並
列接続されたダイオード２８、およびインバータ２９を
具備する。第６図の回路においては、電＃ＶＱＯが投入
された瞬間にはコンデンサ２７の働きによりインバータ
２９の入力電圧はＯボルトとなり、該インバータの出力
電圧すなわち制御信号０は高レベルとなる。電源Ｖｃｃ
から抵抗２６を介してコンデンサ２７が除々に充電され
、インバータ２９の入力電圧が所定のしきい値電圧以上
になると制御信号Ｃが低レベルになる。すなわち、制御
信号０はηＬ源Ｖａａの投入時点から抵抗２６およびコ
ンデンサ２７によって定まる時定数によって決定される
時間だけ高レベルとなっており、この時間だけ第２図ま
たは第６図に示される発振回路の増幅器の駆動能力を大
きくすることができる。なお、ダイオード２８は、電源
Ｖｃｃが遮断された時にコンデンサ２７の電荷を急速に
放電するためのものである。
第７図は、制御回路の他の例を示す。すなわち、同図の
制御回路はＳＲフリ、プフロップ３０によって構成され
ており、そのセット入力端子Ｓには例えば電源７ｃｃ等
の発振開始信号ＳＴＲが入力され、リセット入力端子Ｒ
には発振立ち上がり検出信号ＤＩＴが入力されている。
制御回路はＳＲフリ、プフロップ３０によって構成され
ており、そのセット入力端子Ｓには例えば電源７ｃｃ等
の発振開始信号ＳＴＲが入力され、リセット入力端子Ｒ
には発振立ち上がり検出信号ＤＩＴが入力されている。
そして、例えば電源ｖＣＣの投入時に発振開始信号ＳＴ
Ｒが高レベルになって７リツプフロ、ブ３０がセットさ
れ、出力信号Ｑすなわち制御信号０が高レベルとなり、
発振回路の発振出力信号のレベルが所定値以上に到達す
ると発振立ち上がり検出信号ＤＩＧＴが晶レベルとなっ
て該フリ、プフロップ６０がリセットされ、制御信号０
を低レベルに引き下げる。なお、発振開始信号ＳＴＲと
しては、簀り源Ｖｃｃが当初から印加されており所定の
指令信号により発振を開始する場合には該指令信号が用
いられる。また、発振立ち上がり検出信号ＤＥＴは、例
えば発振回路９発振出力化号を整流平滑することにより
作成される。
Ｒが高レベルになって７リツプフロ、ブ３０がセットさ
れ、出力信号Ｑすなわち制御信号０が高レベルとなり、
発振回路の発振出力信号のレベルが所定値以上に到達す
ると発振立ち上がり検出信号ＤＩＧＴが晶レベルとなっ
て該フリ、プフロップ６０がリセットされ、制御信号０
を低レベルに引き下げる。なお、発振開始信号ＳＴＲと
しては、簀り源Ｖｃｃが当初から印加されており所定の
指令信号により発振を開始する場合には該指令信号が用
いられる。また、発振立ち上がり検出信号ＤＥＴは、例
えば発振回路９発振出力化号を整流平滑することにより
作成される。
第８図および第９図は、それぞれ（ｇ＜動面力の大きな
反転増幅器および駆動能力の小さな反転増’Ｉ’ｌ’ｉ
ｉ器を半導体基板上に形成する場合における各トランジ
スタの形状を模式的に示したものである。第８図の増幅
器は、ＰチャンネルＭＯ８）ランジスタ３１およびＮチ
ャンネルＭＯ８）ランジスタ３２が電源Ｖｃａとグラン
ド間に直列接続されて構成されている。そして、これら
の各トランジスタのゲート電極３３および３４の幅りは
比較的小さくなっておりドレインまたはソースを構成す
る拡散領域３５および３６の幅Ｗはかなり広ぐなってい
る。このような構成により、各トランジスタ３１および
３２のドレインソース間の抵抗を低くすることが可能に
なり、負荷に対する駆動能力を大きくすることができる
。
反転増幅器および駆動能力の小さな反転増’Ｉ’ｌ’ｉ
ｉ器を半導体基板上に形成する場合における各トランジ
スタの形状を模式的に示したものである。第８図の増幅
器は、ＰチャンネルＭＯ８）ランジスタ３１およびＮチ
ャンネルＭＯ８）ランジスタ３２が電源Ｖｃａとグラン
ド間に直列接続されて構成されている。そして、これら
の各トランジスタのゲート電極３３および３４の幅りは
比較的小さくなっておりドレインまたはソースを構成す
る拡散領域３５および３６の幅Ｗはかなり広ぐなってい
る。このような構成により、各トランジスタ３１および
３２のドレインソース間の抵抗を低くすることが可能に
なり、負荷に対する駆動能力を大きくすることができる
。
これに対して、第９図の増１ｊ＋器においては、Ｐチャ
ンネルＭＯ８）ランジスタ３７およびＮチャンネルＭＯ
Ｓトランジスタ３８のゲート３９および４０の幅Ｌ′が
かなり広くなっており、逆にドレインまたはソースを形
成する拡散領域４１および４２の幅Ｗ′がかなり狭くな
っている。このような構成により、各トランジスタ３７
および３８のオン抵抗を大きくすることが可能になり、
かつ入力信号が中間レベルの状部における増幅器の貫通
ＭＬ泥を減少させることが可能になり、増幅器の駆動能
力を小さくしかつ消費′１１〔力を軽減することが可ｔ
１目になる。
ンネルＭＯ８）ランジスタ３７およびＮチャンネルＭＯ
Ｓトランジスタ３８のゲート３９および４０の幅Ｌ′が
かなり広くなっており、逆にドレインまたはソースを形
成する拡散領域４１および４２の幅Ｗ′がかなり狭くな
っている。このような構成により、各トランジスタ３７
および３８のオン抵抗を大きくすることが可能になり、
かつ入力信号が中間レベルの状部における増幅器の貫通
ＭＬ泥を減少させることが可能になり、増幅器の駆動能
力を小さくしかつ消費′１１〔力を軽減することが可ｔ
１目になる。
このように、本発明によれば、水晶振動子またはセラミ
、り振動子等の発振素子すなわち周波数角択素子および
増’Ｉ’ｌｉｆ 腑分具備するグｄ振回路において発揚
開始時と光伽継続時とでは該増１１１゜）器の駆動能力
を異ならしめたから、発振出力の立ち上がりを早くする
ことができると共に発振回ｈ°６の消勤′市。
、り振動子等の発振素子すなわち周波数角択素子および
増’Ｉ’ｌｉｆ 腑分具備するグｄ振回路において発揚
開始時と光伽継続時とでは該増１１１゜）器の駆動能力
を異ならしめたから、発振出力の立ち上がりを早くする
ことができると共に発振回ｈ°６の消勤′市。
力を大幅に軽減すること力１ｉ３Ｊ能になる。
第１図は従来形の発振回路を７１＜すブロック回Ｗ１ｉ
図、第２図および第６図はそれぞれ本発明の実施例に係
わる発振回路を示すブロック回路図、第４図および第５
図は本ｙＡ［町の笑ハα例に係わる発揚回路に用いられ
る増’Ｉｑｌｌ器切換回路を示すブロック回路図、第６
図および第７図は本発明の実施例に係わる発振回路に用
いられる制御Ｎ路の＃ｔ’ｊ成を示ずブロック回路図、
そして第８図および第９図は本発明の実施例に係わる発
振回路に用いられる増幅器の半鱒体基板上における４′
１ｑ成を示す模式図である。 １：発振素子、２，６，７，１０，１１，１４：増幅器
、３，２６：抵抗、４． ５． ２７：コンデンサ、９
，１３：制御回路、８：切り換えスイッチ、１２，１５
：スイッチ、１６，１７，２１゜２３：ＰチャンネルＭ
Ｏ８）ランジスタ、１８゜１９．２２．２１Ｎチャンネ
ルＭＯ８）ランジスタ、２０，２５，２９：インバータ
、２８：ダイオード、３Ｑ：ＳＲフリップ７０ツブ、３
１゜３７：ＰチャンネルＭＯ８）ランジスタ、３２゜３
８：ＮチャンネルＭＯ８）ランジスタ、３６゜３４、
３９． ４０： ゲート？ｔｊ極、３５，３６゜４１．
４２：拡散層。 亭４図 Ｃ 第６図 第８図 ≠平目」閉ｉＬ −３２ 第９図 ＣＣ ３７ × １・ Ｎ ＵＴＩ ＯＵＴ２
図、第２図および第６図はそれぞれ本発明の実施例に係
わる発振回路を示すブロック回路図、第４図および第５
図は本ｙＡ［町の笑ハα例に係わる発揚回路に用いられ
る増’Ｉｑｌｌ器切換回路を示すブロック回路図、第６
図および第７図は本発明の実施例に係わる発振回路に用
いられる制御Ｎ路の＃ｔ’ｊ成を示ずブロック回路図、
そして第８図および第９図は本発明の実施例に係わる発
振回路に用いられる増幅器の半鱒体基板上における４′
１ｑ成を示す模式図である。 １：発振素子、２，６，７，１０，１１，１４：増幅器
、３，２６：抵抗、４． ５． ２７：コンデンサ、９
，１３：制御回路、８：切り換えスイッチ、１２，１５
：スイッチ、１６，１７，２１゜２３：ＰチャンネルＭ
Ｏ８）ランジスタ、１８゜１９．２２．２１Ｎチャンネ
ルＭＯ８）ランジスタ、２０，２５，２９：インバータ
、２８：ダイオード、３Ｑ：ＳＲフリップ７０ツブ、３
１゜３７：ＰチャンネルＭＯ８）ランジスタ、３２゜３
８：ＮチャンネルＭＯ８）ランジスタ、３６゜３４、
３９． ４０： ゲート？ｔｊ極、３５，３６゜４１．
４２：拡散層。 亭４図 Ｃ 第６図 第８図 ≠平目」閉ｉＬ −３２ 第９図 ＣＣ ３７ × １・ Ｎ ＵＴＩ ＯＵＴ２
Claims (1)
- 増幅器と、周波数選択素子と、発振開始時には該増幅器
の駆動能力が発振継続時における該増幅器の駆動能力よ
りも大きくなるように該増幅器を制御する制御回路とを
具備する発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209883A JPS6064506A (ja) | 1983-09-20 | 1983-09-20 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209883A JPS6064506A (ja) | 1983-09-20 | 1983-09-20 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064506A true JPS6064506A (ja) | 1985-04-13 |
Family
ID=15935502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17209883A Pending JPS6064506A (ja) | 1983-09-20 | 1983-09-20 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064506A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030709B2 (en) | 2001-08-13 | 2006-04-18 | Em Microelectronic - Marin Sa | Oscillator circuit with an inverter amplifier having reduced consumption |
| EP2634914A1 (en) * | 2012-03-02 | 2013-09-04 | Nxp B.V. | An oscillator circuit |
| US20180006605A1 (en) * | 2016-06-30 | 2018-01-04 | Microchip Technology Incorporated | Integrated Circuit Crystal Oscillator Having Digital Automatic Gain Control Comprising Oscillation Detection And Amplitude Control Loops |
-
1983
- 1983-09-20 JP JP17209883A patent/JPS6064506A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030709B2 (en) | 2001-08-13 | 2006-04-18 | Em Microelectronic - Marin Sa | Oscillator circuit with an inverter amplifier having reduced consumption |
| EP2634914A1 (en) * | 2012-03-02 | 2013-09-04 | Nxp B.V. | An oscillator circuit |
| CN103297000A (zh) * | 2012-03-02 | 2013-09-11 | Nxp股份有限公司 | 振荡器电路 |
| US8922288B2 (en) | 2012-03-02 | 2014-12-30 | Nxp, B.V. | Oscillator circuit |
| CN103297000B (zh) * | 2012-03-02 | 2016-05-11 | Nxp股份有限公司 | 振荡器电路 |
| US20180006605A1 (en) * | 2016-06-30 | 2018-01-04 | Microchip Technology Incorporated | Integrated Circuit Crystal Oscillator Having Digital Automatic Gain Control Comprising Oscillation Detection And Amplitude Control Loops |
| US10418941B2 (en) * | 2016-06-30 | 2019-09-17 | Microchip Technology Incorporated | Integrated circuit crystal oscillator having digital automatic gain control comprising oscillation detection and amplitude control loops |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
| JP3135859B2 (ja) | 基板バイアス回路 | |
| US5184030A (en) | Back bias generating circuit | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| US3979698A (en) | Crystal oscillator circuit | |
| JPS6064506A (ja) | 発振回路 | |
| JP3227946B2 (ja) | レベル変換回路 | |
| JPH0254698B2 (ja) | ||
| JP2002198800A (ja) | レベルシフト回路 | |
| JP2004023195A (ja) | 発振回路 | |
| KR900008409B1 (ko) | 타이머회로 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPH03177111A (ja) | 高電圧スイッチング回路 | |
| JPS6319023A (ja) | 動作停止機能付き定電圧回路 | |
| JPH09116101A (ja) | 制御回路内蔵絶縁ゲート型半導体装置 | |
| JPS6267617A (ja) | 半導体集積回路装置 | |
| JPH04135302A (ja) | Ｃｍｏｓインバータ発振回路 | |
| JPH0563963B2 (ja) | ||
| KR950002024B1 (ko) | 반도체 메모리 소자의 고전압발생기 | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JPS62225007A (ja) | 発振回路 | |
| JPH06120732A (ja) | 発振回路 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 |